|
引言 電壓基準(zhǔn)廣泛地應(yīng)用在模擬電路中，在A/D、D/A的集成電路設(shè)計中，也需要基準(zhǔn)來確定其輸入或輸出的全程范圍。隨著電路系統(tǒng)的不斷復(fù)雜化，對基準(zhǔn)源的要求也越來越高。盡管MOS器件的許多參數(shù)已被考慮用于基準(zhǔn)產(chǎn)生，但雙極電路，因其晶體管的特征參數(shù)具有最好的重復(fù)性，并能提供正溫度系數(shù)和負(fù)溫度系數(shù)的、嚴(yán)格定義的量，形成了此類電路的核心。由于基準(zhǔn)源的精度與溫度有關(guān)，提高精度必須降低溫度系數(shù)。因此本文采用溫度補(bǔ)償及負(fù)反饋的方法，大大的降低了基準(zhǔn)電壓的溫度系數(shù)，并且在寬電源電壓幅度范圍作用下，使其仍具有很好的電源抑制特性和很高的電源抑制比PSRR（Power-Supply Rejection Ratio）。 帶隙基準(zhǔn)源原理 基準(zhǔn)是直流量，它與電源的關(guān)系很小，與溫度和工藝有一定的關(guān)系。由于基準(zhǔn)源的精度與溫度有關(guān)，提高精度必須降低溫度系數(shù)。采用溫度補(bǔ)償?shù)姆椒ǎ丛跍囟葏^(qū)域內(nèi)找到一點(diǎn)，使得基準(zhǔn)源的輸出在該點(diǎn)的溫度導(dǎo)數(shù)為零，只要此點(diǎn)選取合適，就能獲得較小的溫度系數(shù)。 圖1為帶隙基準(zhǔn)源的原理示意圖。 圖1 帶隙基準(zhǔn)源的原理示意圖 利用熱電壓VT的正溫度系數(shù)與雙極型晶體管B、E結(jié)電壓VBE的負(fù)溫度系數(shù)相互補(bǔ)償，以減小溫度漂移。其中VBE的溫度系數(shù)在室溫時大約為-2mV/°C。而熱電壓VT=KT/q，其溫度系數(shù)在室溫時大約為+0.086mV/°C。將電壓VT乘以常數(shù)K以后與電壓VBE相加，便可得輸出電壓VREF為： 將式（1）兩端同時對溫度T求微分，并將VBE和VT的溫度系數(shù)值代入，令等式值為零，就可求得K的值，它使得帶隙基準(zhǔn)電壓的溫度系數(shù)值在理論上為零。由于VT與電源值無關(guān)，而VBE受電源變化的影響極小，故VREF受電源的影響也很小。 高精度帶隙基準(zhǔn)電路 等效電路結(jié)構(gòu)與分析 圖2為文本文介紹的一種雙極帶隙基準(zhǔn)電路的等效電路圖。 圖2 帶隙基準(zhǔn)電路的等效電路圖 此帶隙基準(zhǔn)電路基本工作原理是通過負(fù)反饋，保證穩(wěn)定的輸出電壓。在電路中，雙極型晶體管Q2提供發(fā)射極偏壓為VBE，由取樣電阻R2上的電壓mVREF產(chǎn)生了nVT，其中n/m=K。由以上分析知，選擇適當(dāng)K，可使兩個電壓的溫度漂移相互抵消，即令： 其中：????? 將式（3）、（4）代入式（2），有： 即理論值K≈26.23，從而由式（1）得到了在某一溫度下溫度系數(shù)為零的基準(zhǔn)電壓。當(dāng)然由于不同工藝下的VBE的負(fù)溫度系數(shù)有很大的差別，K的實(shí)際值略有不同。 此電路中的運(yùn)放與常規(guī)運(yùn)放的不同之處在于其輸入差分對尺寸不同，故亦可理解成為加入一失調(diào)電壓。當(dāng)電阻R2上的電壓等于此失調(diào)電壓時，運(yùn)放處于平衡狀態(tài)。當(dāng)輸出電壓增加時，R2上的電壓增加，差分信號增大，運(yùn)放輸出電壓升高，輸出電流減小以抑制輸出電壓的上升；同時，當(dāng)輸出電壓減小時，差分信號減小，運(yùn)放輸出電壓降低，輸出電流增大以抑制輸出電壓的下降，從而達(dá)到穩(wěn)定輸出電壓的目的。下文將作對此詳細(xì)討論。 實(shí)際電路結(jié)構(gòu)與分析 圖3為本文介紹的雙極帶隙基準(zhǔn)電路的實(shí)際電路圖。 圖3 高精度帶隙基準(zhǔn)電路的實(shí)際電路圖 基準(zhǔn)源中的運(yùn)放AREF由四級組成，輸入級為差分對輸入，經(jīng)過兩級射隨后，最后經(jīng)過一級反向放大輸出。晶體管Q7、Q8、Q9構(gòu)成威爾遜電流源，作為差分對的有源負(fù)載，同時完成雙端輸入到單端輸出的轉(zhuǎn)換。威爾遜電流源具有大的動態(tài)內(nèi)阻，并且輸出電流受β的影響也大大減小，在設(shè)計中選用它使基準(zhǔn)電壓的溫度系數(shù)有了極大改善。 下面以電流關(guān)系來闡述此電路補(bǔ)償原理。在圖3中，用ixn表示電流，當(dāng)x為C、B、E時，表示流經(jīng)三極管Qn的集電極、基極、發(fā)射極的電流；當(dāng)x為R時，表示流經(jīng)電阻Rn的電流。通過分析可以得到： 其中i B4、i E5 、i R4為定值，即i C6與i R5、i C4與i B1同方向變化。當(dāng)該電路處于平衡態(tài)時，i C5也為定值，繼而有：i B4 → i R4→i B1→ i C1皆為定值。當(dāng)溫度降低時，有以下關(guān)系： 由式（8）可以看出，當(dāng)溫度降低時，此電路通過負(fù)反饋可以使得輸出基準(zhǔn)電壓保持穩(wěn)定。 同理，當(dāng)溫度升高時，此電路通過負(fù)反饋也能使得輸出基準(zhǔn)電壓保持穩(wěn)定。 設(shè)計該電路中運(yùn)放輸入差分對的兩個晶體管發(fā)射結(jié)面積不對稱，A10＝6A11，則反向飽和電流的關(guān)系為IBES10＝6IBES11。當(dāng)IE10＝IE11時，電路處于平衡狀態(tài)。C1、C2用于相位補(bǔ)償。由晶體管的原理可知： 因此，為獲得平衡狀態(tài)，由以上條件可得： 由于基準(zhǔn)源中的電阻網(wǎng)絡(luò)與運(yùn)放形成負(fù)反饋，運(yùn)放的差分輸入電壓（V- -V+ ）由輸出電壓VREF的反饋網(wǎng)絡(luò)決定。即平衡狀態(tài)下，電阻R2兩端的電壓為VTLn6，故有： 比較（1）和（8）可知： K=23.06，跟理論值非常接近，其偏差是由于計算時沒有考慮電阻的非線性溫度系數(shù)所致。 在實(shí)際電路中，為了提高基準(zhǔn)電壓的精確度，還對電阻R2和R3用調(diào)節(jié)腳進(jìn)行調(diào)節(jié)。這樣，即使實(shí)際工藝有一定偏差，也可以在一定范圍內(nèi)對基準(zhǔn)電壓進(jìn)行調(diào)節(jié)。 仿真與分析 仿真結(jié)果 通過以上分析，初步確定此電路的器件尺寸，并給定電路的工作條件為：溫度范圍：--25°C"75°C；電源電壓范圍：4.5V"14.5V。 在TT-Model下采用HSpice仿真軟件，基于Samsung BipolarP rocess BCH4仿真模型。對電源工作電壓在10V范圍內(nèi)進(jìn)行直流掃描，得基準(zhǔn)電壓曲線如圖4所示。 圖4 基準(zhǔn)電壓（VREF）電源抑制特性曲線 對溫度在100°C范圍內(nèi)進(jìn)行直流掃描，得基準(zhǔn)電壓曲線如圖5所示。 圖5 基準(zhǔn)電壓（VREF）的溫度特性曲線 分析結(jié)論 帶隙基準(zhǔn)電壓在溫度、電源電壓變化時的數(shù)據(jù)如表1所示。從以上的仿真結(jié)果與表1中的數(shù)據(jù)中可以得到以下結(jié)論： 表1 VREF隨溫度、電源電壓變化數(shù)據(jù)表 1）此帶隙基準(zhǔn)電路輸出電壓溫度系數(shù)為： 在實(shí)際電路中由于工藝及運(yùn)放失調(diào)等因素的影響，溫度系數(shù)實(shí)際值會增大一些。 2）此帶隙基準(zhǔn)電路工作在寬電源電壓范圍內(nèi)，其電源抑制特性表現(xiàn)為： 直流電源抑制比： 為了說明本文所設(shè)計的雙極帶隙基準(zhǔn)電路的特點(diǎn)，將其與國際上經(jīng)典電路之主要指標(biāo)進(jìn)行比較,結(jié)果如表2所示，顯然，具有明顯的優(yōu)勢和工程應(yīng)用價值。 表2 與國際上經(jīng)典電路之比較結(jié)果 結(jié)束語 本文作者所設(shè)計的雙極帶隙基準(zhǔn)電路，通過改變負(fù)反饋運(yùn)算放大器的性能，從而使基準(zhǔn)電壓的溫度系數(shù)達(dá)到了2.28×10-6 ppm/°C的高精度，并且在△V=10V寬電源電壓幅度范圍作用下，使其具有1.2mV/V的電源抑制特性和79dB的直流電源抑制比PSRR。基于以上性能優(yōu)點(diǎn)，使得該基準(zhǔn)電路可以廣泛應(yīng)用在溫度變化范圍大、工作電壓幅度寬的Bipolar/BiCOMS型集成電路設(shè)計中。 |
