|
隨著系統集成技術(SOC)的飛速發展，基準電壓源已成為大規模、超大規模集成電路和幾乎所有數字模擬系統中不可缺少的基本電路模塊。基準電壓源是超大規模集成電路和電子系統的重要組成部分，可廣泛應用于高精度比較器、A／D和D／A轉換器、隨機動態存儲器、閃存以及系統集成芯片中。事實上，高性能基準電壓源直接影響著電子系統的性能和精度。由于帶隙基準電壓源能實現高電源抑制比(PSRR)和低溫度系數，為此，本文提出了一種基于0．35μm標準CMOS工藝的高性能帶隙基準電壓源的設計方法。 1 帶隙基準電壓源的電路設計 1．1 基本原理 本設計利用晶體管基射結電壓差△VBE的正溫漂去補償晶體管基射結電壓VBE的負溫漂，從而實現零溫漂。對于恒流源供電的晶體管，其基射結電壓VBE隨溫度的升高而減小。但是，制作在一塊集成電路上的兩個同類晶體管，如果兩者的恒流密度比值不等于1，那么，它們的VBE之差△VBE隨溫度升高而增大。這樣，將上述的VBE和△VBE相加就能實現溫度補償。理論上，當這個相加的電壓之和等于硅半導體材料的帶隙電壓(或外推電壓)時，其溫度系數為零，這也就是帶隙基準電壓名稱的來歷。因為它不使用工作在擊穿狀態下的齊納穩壓管，所以其噪聲電壓很低。同時，由于VBE受電源電壓變化的影響很小，因此，帶隙基準電壓源受電源電壓變化的影響很小，這就使它具備了高穩定度、低溫漂、低噪聲的主要優點。事實上，雖然傳統帶隙基準源結構能輸出比較精確的電壓，但其電源電壓較高(大于3 V)，且基準電壓范圍有限，所以有待改進和提高。 1．2 核心基準電路的設計 根據典型帶隙基準電壓源的電路結構，考慮到與CMOS工藝的兼容性，設計上可以用PNP晶體管代替NPN晶體管來實現典型帶隙基準電壓源電路。為了保證兩個晶體管的偏置電流具有相同的溫度特性，本設計采用PMOS電流源而不是電阻來給晶體管提供偏置電流。 對于n阱CMOS工藝，該基準源的核心電路如R1可提供一個PTAT電流Il，假設雙極型晶體管的基射結電壓為VBE，則Rl上的電壓為： 1．3運算放大器的設計 運算放大器是帶隙電壓基準源電路中的關鍵之一，其開環增益和輸出失調決定了帶隙基準源輸出的精度和穩定性，VOS的大小可能導致相當大的基準源輸出電壓誤差。此外，VOS自身也是溫度的函數。和理想運算放大器相比，該放大電路也會引入一定的誤差。這樣，為了減小失調對基準電壓的影響，運放的失調就要盡可能地小。然而，引起失調的原因很多(如電阻之間的不匹配、晶體管之間的不匹配、運放輸入級管子閾值電壓的不匹配、運放的有限增益等等)。因此，這里采用常見的兩極運算放大器結構，其電路如圖2所示。其中，第一級放大是由PM3和PM4兩個PMOS作為驅動管，NM1和NM2作為PM3、PM4的有源負載，PM5與PM6、PM7與PM8構成電流鏡。第二級放大則由PM6和NM4構成共源放大器，NM4作為驅動管，PM6作為NM4的有源負載，同時也起到鏡像電流的作用。它能將第一級差分放大器的單輸出信號進一步放大，以得到較高的電壓增益。為了能使放大器工作在低壓條件下，本設計采用PMOS管作為差分輸入級，這樣可以降低輸入共模電平。而作為輸入級的晶體管PM3和PM4，則要求有比較大的柵面積以及最小的柵長，以降低運放的失調電壓。此外，運放還可以采用RC補償網絡來獲得足夠的相位裕度。 1．4 電流源設計 為了提高運算放大器在不同電壓和不同溫度下的穩定性，以便得到性能較好的帶隙基準源，本設計將電流源電路運用于運算放大器中。通過電流源電流可以為參考電壓生成電路及電壓比較器提供較穩定的偏置電流。理想情況下，該電流與電源電壓無關(即偏置電流不隨電源電壓變化)。該電流源的電路形式如圖3所示。 1．5 啟動電路的設計 本設計中的啟動電路由3個MOS管構成，圖4所示是帶有啟動電路的基準電壓源電路，而其啟動電路如圖4中的左半部分所示。其中PM l2和NM 11構成反相器，PM l3構成共源放大器。由于電路上電時，基準產生電路的所有晶體管均傳輸零電流，PM 13關斷，PM 12的柵極為高電平，因此，經過反相器，PM 13的柵極輸入低電平，以使PM 13導通，從而提高PM l3的漏電壓，然后使運算放大器輸出低電平，進而使整個電路都導通。之后，反相器輸入端電壓再下降到低電平，輸出端變為高電平，從而關斷PM 13，以完成整個電路的啟動過程，使電路進入正常工作狀態。 2 電路仿真和測試結果 本電路采用0．35μm CMOS標準工藝，設計采用全定制的版圖設計，同時，模擬系統在版圖設計中采取了許多防范措施，可把串擾、失配、噪音等影響降到最小。版圖設計主要使用Cadence公司的VirtuoSo版圖設計軟件，并用Cadence軟件進行電路和版圖仿真，最后得到的版圖面積為l20 μm×146μm，其完整版圖見圖5所示。 2．1 版圖仿真結果 版圖完成之后，可以通過提取寄生參數來對電路進行仿真，從而得到溫度和電壓穩定性曲線。仿真結果顯示，兩種仿真結果的曲線幾乎完全重合，說明本文中的版圖設計比較合理，具有較好的實用性。 2．2 電路的溫度特性 圖6所示是本設計的輸出電壓溫度特性曲線。從圖6可以看出，當輸出基準電壓為1．2 V，溫度由－40℃變化至125℃時，輸出電壓變化的絕對值不超過3．2 mV。即電路能夠在相當寬的溫度變化范圍內，保持較高的溫度穩定性，其相對溫度系數為16 ppm/℃，基本上可以達到最初設定的電路溫漂的設計目標(15 ppm/℃)。 2．3 電路的電壓特性 圖7所示是本設計的電源電壓調整曲線，從圖7中可以看出，當輸出基準 電壓為1．2 V，而且電源電壓由3 V變化至8 V時，其輸出電壓的絕對值不超過2．21 mV，因而可以看出，其結果基本可以達到設計目標(2．2 mV)。說明電路能夠在較寬的電源電壓變化范圍內，保持較高的電壓穩定性。 3 結束語 本文從改進電路結構和版圖結構的角度來降低失調電壓的影響，從而獲得了較高的溫度精確度，因而具有較高的實用價值。同時，本設計還有電路結構簡單，啟動性能好，電壓輸出靈活，工作電壓范圍寬等特點。通過Cadence中的spectre仿真結果表明，該電路能夠滿足數字模擬集成電路的要求。 |
