|
|
本帖最后由 changyongid 于 2009-8-4 23:37 編輯
大家好,我在用cadence建立元件庫,畫cpu的時候遇到了一個問題..
如圖....是在畫cpu的第三部分時出現(xiàn)的..
那幾個引腳的名字都相同...不知道這個時候該怎么處理.
---------------
解決:如二樓riverpeak版主所說,這里是命名沖突了....可以定義成不同的名字...
另,用capture cis的話電源地腳可以同名，但要設(shè)置為POWER屬性.這里我把它們的屬性都設(shè)置為power,就沒有出現(xiàn)報警錯誤了...
==================================================
問題:
在放置網(wǎng)絡(luò)標(biāo)號的時候..分為單頁面標(biāo)號和多頁面標(biāo)號是吧??
那我們在開始畫原理圖的時候,不知道以后這個連接點(diǎn)的標(biāo)號是在同一個頁面還是不同頁面,這個時候怎么辦?
-----------
先放單頁的最后提示你哪些和下頁沒有鏈接的信號，你再放連頁的.
比如這里cpu與rom ram的引腳鏈接較多,可以把它們畫在一個頁面里,這樣就可以不放跨頁的標(biāo)號了.
注:總線要放置port
(其實(shí)這一點(diǎn)我還沒有完全弄懂,因?yàn)楝F(xiàn)在還沒有一個全面的認(rèn)識,等原理圖畫到后面,遇到問題來再理解一下)
這些個問題和答案放在這里記錄一下,也許我認(rèn)識的不全面,貼在這里給像我一樣初畫原理圖的人一個借鑒.
|
|
發(fā)表于 2009-8-4 20:45:01
收藏
頂
踩
樓主
發(fā)表于 2009-8-4 21:57:55
