|
1 前言 隨著近年來數(shù)字通信的高速化，SoC芯片中集成的AD/DA轉(zhuǎn)換器也在摸索著高速化的一條道路。例如，在3GPP中采用的W-CDMA方式，進行的就是5MHz帶域信號的信號傳輸和接受；IEEE802.11等無線LAN中傳送的是20MHz帶域的OFDM信號。為了能對使用這樣的寬帶域的SoC芯片進行測試，就需要SoC測試系統(tǒng)搭載高速高精度的任意波形發(fā)生器和波形數(shù)字轉(zhuǎn)換器。 最近，直接將RF信號落向Base Band帶的Directly Conversion方式正成為大家的話題，但作為它的先驅(qū)，還有將數(shù)百MHz程度的中間頻率落向 Base Band的方式。對于測試這種芯片的場合，則需要使用到具有數(shù)百MHz載波的調(diào)制信號。 為了測試寬帶域的Base Band信號，ADVAN-TEST(愛德萬測試)開發(fā)了能搭載在SoC測試系統(tǒng)T66xx系列上的任意波形發(fā)生器WVFG和波形數(shù)字轉(zhuǎn)換器WVFD，以及能直接發(fā)生數(shù)百MHz載波調(diào)制信號的超高速任意波形發(fā)生器GSAWG。本文主要介紹了GSAWG對one-chip化通信類芯片測試的作用。 2 無線通信芯片測試的課題 (1)低TAT(驗證、測試工時的降低) 在制品壽命大多低于1年的消費類IC市場中，制品開發(fā)的TAT短縮已經(jīng)成為燃眉之急。但是，由于SoC化的發(fā)展，極其復雜的系統(tǒng)被越來越多的集成在1個chip上，而致使驗證和測試的工時大大增加了。 (2)降低測試成本 以前要5個chip才能實現(xiàn)動作的系統(tǒng)，如今只要1個chip就可以實現(xiàn)，但是價格也減少為主chip1個＋α的程度。為了滿足急速商品化的市場，必須實現(xiàn)測試系統(tǒng)的成本降低。 (3)高Dynamic Range、寬帶域測試 Analog性能從原來用計測器來實現(xiàn)的高性能，到能夠用1個chip來實現(xiàn)，伴隨著前面所述的通信速度的高速化，高性能化的壓力正日益提高。 3 Base Band IC測試方案 (1)實現(xiàn)低TAT(驗證、測試工時的降低)的方案 周邊回路的減少： 原來，在Tester上進行analog性能的測試時， DUT周邊必須設(shè)有relay和AMP等周邊回路。我們花了許多時間來使我們的測試系統(tǒng)所需的周邊回路趨向最小限度。以下說明了各unit的特征。各unit概要的block表示在圖1至圖3中。 WVFG準備了2 channel×4(board/ch)，并且可以在這4塊board之間獨立的控制信號的振幅和 DC offset的電壓；2個ch間能夠完全獨立的進行控制。當然，也可以實現(xiàn)使用共同clock或start trigger的ch同期動作。 差動輸出信號除了指普通模式DC電壓的重疊和差動之間offset電壓重疊的機能之外，基于unit 內(nèi)藏電容器的AC coupling機能支持了LSI方面也支持了自己的偏壓。 波形memory記憶了合計直到8(MW/ch)的最大128(種/ch)的波形數(shù)據(jù)。這些波形數(shù)據(jù)的輸出順序可以自由的指定并且連續(xù)的發(fā)生。或者說，可以使這些波形從與logic測試pattern同步的發(fā)生信號中切換控制，可以實現(xiàn)在高THROUGH PUT中的一連串測試。 進行WVFG的D/A變換的clock是專門為產(chǎn)生與系統(tǒng)基準clock頻率相同的低jitter的高頻率分解能clock源的WVFG準備的。也能夠?qū)⑴clogic pin同步的clock，通過PLL來實現(xiàn)疊加。 使D/A變換后的階段狀analog波形smoothing的低通濾波器內(nèi)藏了6種對應(yīng)于測試信號的頻率帶。 WVFD準備了4ch，輸入pin可以在相當于1個 ch的6個signal端和一個差動輸入中進行選擇。輸入cupping可以在50 WDC，1MWAC，1MWDC中加以切換。DC offset除去機能和大約3dB步長的寬范圍振幅range可以除去輸入信號中的重疊的DC 成分，實現(xiàn)了使用最佳振幅range來進行波形觀測。 采樣clock作為低jitter的clock，是為WVFD 專用而準備的。和WVFG相同，可以將與logic pin同期的clock，通過PLL來實現(xiàn)頻率疊加的功能。 波形取得的開始(trigger)除了由軟件來start 之外，基于與logic pattern同期的start、event timer的start、邊可以根據(jù)所觀測波形的上升和下降的斜面來實現(xiàn)level trigger的start。除了level trigger機能之外，波形取得的開始同時控制著全部channel。Level trigger機能具有可以對各觀測波形獨立的施加動作，也可以與特定channel的trigger 同期開始對其他channel的波形取得。另外，也準備了retrigger機能和pretrigger機能等多樣的波形取得機能。 (2)降低測試成本的方案 系統(tǒng)自動支持直到4個LSI的同時測定機能。由此，可以在大規(guī)模生產(chǎn)情況下減少近1/4的測試成本。用戶以前都是辛苦的邊制作周邊回路，邊記述復雜的測試程序；使用本系統(tǒng)可以簡單的從1個測試轉(zhuǎn)換為同時測試。基于這個原因的 pin的周邊構(gòu)造WVFG/D如圖1、圖2所示。 3)實現(xiàn)高dynamic Range、寬帶域測試方案 由于要符合高性能化了的DUT，各unit實現(xiàn)了以下的高性能。 WVFG是指能發(fā)生直到數(shù)十MHz帶域的低失真analog測試信號、最高變換速度為200MHz、精度為16位的任意波形發(fā)生器。 W-CDMA的Base Band信號發(fā)生可以用這個unit來發(fā)生。 WVFD是指可以解析直到數(shù)十MHz帶域的低失真analog測試信號的高精度、高速變換的波形數(shù)字轉(zhuǎn)換器。它擁有超過100MHz的analog帶域(- 3dB)、能對從DUT中發(fā)出的analog信號進行高速的A/D變換，并且可以保存到1MW/ch的波形數(shù)據(jù)記憶 memory中。 此外，由于結(jié)合了2種analog LPF和4種digital LPF,實現(xiàn)了低噪音高dynamic range的高THEOUGHPUT測定。如果使用digital LPF，例如，如果解析信號帶域未滿4MHz，在高速變換模式250Msps中可以實現(xiàn)32倍的over sampling，則可以只使用必要量的解析數(shù)據(jù)數(shù)，使觀測方的SNR 提高15dB。 4 測定舉例 接下來，舉例說明一下基于WVFD的數(shù)字濾波器的性能改善效果。以前，為了降低noise floor，使用了over sampling的方法。如圖3所示，例如，對通常的sampling頻率如果使用32倍的sampling頻率， noise floor則能下降15dB。這樣的結(jié)果，就能夠檢測出在noise floor中埋藏了的spurious。但是，這種手法的問題點是使比率取得的數(shù)據(jù)數(shù)增加了。因此，數(shù)據(jù)的傳送時間、演算時間等也增加了。 使用了新系統(tǒng)中的over sampling之后，通過由數(shù)字濾波器實時的消減數(shù)據(jù)數(shù)的方式解決了這個進退兩難的矛盾。 圖4中表示了基于WVFD的數(shù)字濾波器性能的改善效果。可以理解，在不增加數(shù)數(shù)的情況下，降低了noise floor。 5 小結(jié) 除了上面介紹的WVFG/D之外，ADVANTEST 還開發(fā)了能直接發(fā)生8bit/4Gsps信號的超高速波形發(fā)生器GSAWG。由于篇幅關(guān)系，在此不能作進一步的介紹。基于這些領(lǐng)先技術(shù)的測試，已經(jīng)能滿足伴隨著SoC化而出現(xiàn)的TAT短縮、測試成本消減以及高性能化的要求。 今后，為了解決更高的性能和更低的測試成本這對矛盾的要求，我們將繼續(xù)對這方面進行探索。 縮略語的說明： WVFG: Wideband Video Frequency signal Generator WVFD: Wideband Video Frequency waveform Digitizer GSAWG: Giga-Sample Arbitrary Waveform Generator W-CDMA: Wideband Code Division Multiple Access 3GPP: 3rd Generation Partnership Project OFDM: Orthogonal Frequency Division Multiplexing TAT: Turn Around Time DUT: Device Under Test |
