|
大多數嵌入式產品的顯示終端都選擇LCD，但在某些需要大屏幕顯示的應用中，工業級LCD的價格比較昂貴，且現有的大屏幕顯示器(包括CRT顯示器和LCD顯示器)一般都采用統一的15針VGA顯示接口。三星公司ARM9芯片S3C2410以其強大的功能和高性價比在目前嵌入式產品中得到廣泛的應用。筆者在開發基于ARM嵌入式平臺的血液流變測試儀的過程中，成功地利用高性能視頻D／A轉換芯片ADV7120，將S3C2410自帶的LCD掃描式接口轉換為VGA接口，使之能夠驅動VGA接口的顯示器。 1 VGA接口介紹 近年來，業界制定出了眾多數字化的顯示接口協議，較為典型的是DVI(Digital Visual Interface)。由于數字接口的標準還未統一，廠商支持各自的標準，導致數字接口的標準遲遲未定。VGA接口是一個模擬信號接口。作為在顯示領域多年的接口標準，直到今天它仍是所有顯示終端最為成熟的標準接口，現在某些高端的電視也支持VGA接口。 15針VGA接口信號定義如表1所列。除了2個NC信號、3根顯示數據總線和5個GND信號，比較重要的信號是3個RGB彩色分量信號和2個掃描同步信號HSYNC和VSYNC。VGA接口中彩色分量采用RS343電平標準。RS343電平標準的峰峰值電壓為1 V。該標準定義的4個電平范圍是： 白電平--+0.714 V； 黑電平--+0.054 V； 消隱電平--0 V； 同步電平---0.286 V。 2 S3C2410 LCD控制器簡介 三星公司的ARM9芯片S3C2410功能強大，性價比高，在目前的嵌入式產品中得到了廣泛的應用。S3C2410帶有LCD控制器，可以很方便地控制驅動掃描式接口的LCD顯示。 2.1 引腳功能信息 LCD控制器提供了掃描式數據傳輸引腳和時序控制引腳，具體描述如下： VFRAME／VSYNC--LCD控制器和LCD驅動器之間的幀同步信號。該信號告訴LCD屏新一幀開始了。LCD控制器在一幀顯示完成后立即插入一個VFRAME信號，開始新一幀的顯示。 VLINE／HSYNC--LCD控制器和LCD驅動器之間的行同步脈沖信號。該信號用于LCD驅動器將水平線(行)移位寄存器的內容傳送給LCD屏顯示。LCD控制器在整行數據移人LCD驅動器后，插入一個VLINE信號。 VCLK--LCD控制器和LCD驅動器之間的像素時鐘信號。LCD控制在VCLK的上升沿處送出數據，LCD驅動器在VCLK的下降沿處采樣。 VM／VDEN--LCD驅動器的AC信號。VM信號被LCD驅動器用于改變行和列的電壓極性，從而控制像素點的顯示。VM信號可以與每幀同步，也可以與可變數據的VLINE信號同步。 VD[23：0]--LCD像素數據輸出端口。 2.2 寄存器 S3C2410的LCD控制寄存器主要有：LCDCON1寄存器、LCDCON2寄存器、LCDCON3寄存器、LCDCON4寄存器、LCDCON5寄存器。這些寄存器的設置與顯示屏信息、控制時序和數據傳輸格式等密切相關，在設計中需要根據顯示設備的具體信息正確設置這些寄存器才能使S3C2410正常控制驅動不同的顯示屏。 2.3 內部結構 S3C2410的LCD控制器用來傳輸圖像數據并產生相應的控制信號，由REGBANK(控制寄存器組)、LCDCD-MA(專用DMA)、VIDPCS(視頻信號處理單元)、LPC3600和TIMEGEN(時序信號產生單元)組成，如圖1所示。其中REGBANK包含17個可編程寄存器和幾個256×16的調色板存儲器，用來配置LCD控制器并設置相應的參數；而LCDCDMA提供了視頻信號的快速傳輸通道，自動通過系統總線從系統幀緩存中取出視頻數據并傳輸到視頻信號處理單元；VIDPCS將專用DMA中取出的信號整形并提高驅動能力等處理后，輸出到外部數據端口VD[23：0]；TIMEGEN和LPC3600負責產生LCD所需要的控制時序。 3 VGA接口設計 利用高性能視頻D／A轉換芯片ADV7120將S3C24l0自帶的LCD掃描式接口轉換為VGA接口，然后用帶有VGA接口的顯示器顯示。 3.1 ADV7120簡介 ADV7120是美國ADI公司生產的高速視頻數模轉換芯片，其像素掃描時鐘頻率有30 MHz、50 MHz、80 MHz三個等級。ADV7120在單芯片上集成了3個獨立的8位高速D／A轉換器，可以分別處理紅、綠、藍視頻數據，特別適用于高分辨率模擬接口的顯示終端和要求高速D／A轉換的應用系統。 ADV7120的輸入及控制信號非常簡單：3組8位的數字視頻數據輸入端，分別對應RGB視頻數據，數據輸入端采用標準TTL電平接口；4條視頻控制信號線包括復合同步信號SYNC、消隱信號BLANK、白電平參考信號REF WHITE和像素時鐘信號CLOCK；外接一個1.23 V數模轉換參考電壓源和1個輸出滿度調節。只有4條輸出信號線：模擬RGB信號采用高阻電流源輸出方式，可以直接驅動75Ω同軸傳輸線；同步參考電流輸出信號Isync用來在綠視頻模擬信號中編碼視頻同步信息。 3.2 原理圖設計 VGA接口的同步信號和LCD掃描式接口的同步信號是一致的。利用ADV7120可以方便地將S3C24l0的LCD掃描式接口轉換成VGA接口，電路原理如圖2所示。 S3C2410處理器接口中的同步掃描信號HSYNC和VSYNC直接接到VGA接口，VDEN信號(顯示數據有效信號)則被用于控制ADV7120芯片。由于ADV7120對參考電平的要求精度很高，不能以電阻分壓電路代替。在此采用了1.2 V電壓基準芯片AD589來產生參考電壓。該電路設計中需要注意的是，在PCB布板時要將模擬地和數字地分開。 4 S3C2410相關寄存器設置 以分辨率為640×480、刷新頻率為60 Hz、16位彩色顯示模式為例，根據圖3所示VGA接口同步信號時序，介紹S3C2410中LCDCON1～LCDCON5寄存器的設置。 4.1 LCDCONl寄存器 LINECNT：行計數器的狀態位。只讀，不用設置。 CLKVAL：確定VCLK頻率的參數。公式為VCLK=HCLK／[(CLKVAL+1)×2]，單位為Hz。筆者所用的硬件系統HCLK=100 MHz，640×480的顯示屏需要VCLK=20 MHz，故需設置CLKVAL=1。 MMODE：確定VM的改變速度。在此選擇MMODE=O，為每幀變化模式。 PNRMODE：確定掃描方式。選擇PNRMODE=0x3，為TFT LCD面板掃描模式。 BPPMODE：確定BPP(每像素位數)模式。在此選擇BPPMODE=0xC，為TFT 16位模式。 ENVID：數據輸出和邏輯信號使能控制位。選擇ENVID=1，為允許數據輸出和邏輯控制。 4.2 LCDCON2寄存器 VBPD：確定幀同步信號和幀數據傳輸前的一段延遲時間，是幀數據傳輸前延遲時間和行同步時鐘間隔寬度的比值，如圖3，VBPD=t3／t6=1.02 mS／31.77μs=32。 LINEVAL：確定顯示的垂直方向尺寸。公式：LINEVAL=YSIZE-1=479。 VFPD：確定幀數據傳輸完成后到下一幀同步信號到來的一段延遲時間，是幀數據傳輸后延遲時間和行同步時鐘間隔寬度的比值，如圖3，VFPD=t5／t6=0.35 ms／31.77μs=11。 VSPW：確定幀同步時鐘脈沖寬度，是幀同步信號時鐘寬度和行同步時鐘間隔寬度的比值。如圖3，VSPW=t2／t6=0.06 ms／31.77μs=2。 4.3 LCDCON3寄存器 HBPD：確定行同步信號和行數據傳輸前的一段延遲時間，描述行數據傳輸前延遲時間內VCLK脈沖個數，如圖3，VBPD=t7×VCLK=1.89 μs×25MHz=47。 HOZAL：確定顯示的水平方向尺寸。公式HOZAL=XSIZE-1=639。 HFPD：確定行數據傳輸完成后到下一行同步信號到來的一段延遲時間，描述行數據傳輸后延遲時間內VCLK脈沖個數，如圖3，HFPD=t9×VCLK=0.94 μs×25 MHz=24。 4.4 LCDCON4寄存器 HSPW：確定行同步時鐘脈沖寬度。描述行同步脈沖寬度時間內VCLK脈沖個數，如圖3，HSPW=3.77μs×25 MHz=94。 4.5 LCDCON5寄存器 VSTATUS：垂直方向狀態。只讀，不用設置。 HSTATUS：水平方向狀態。只讀，不用設置。 BPP24BL：確定顯示數據存儲格式。此處設置BPP24BL=0x0，為小端模式存放。 FRM565：確定16位數據輸出格式。此處設置FRM565=0x1，為5：6：5格式輸出。 INVVCLK：確定VCLK脈沖有效邊沿極性。根據屏幕信息確定，此處選擇INVVCLK=0xl，VCLK上升沿到來時數據傳輸開始。 INVVLlNE：確定HSYNC脈沖的極性。由圖3可知，為負極性，設置INVVLINE=0x1選擇負極性脈沖。 INVVFRAME：確定VSYNC脈沖的極性。由圖3可以看出，為負極性，故設置INVVFRAME=0x1選擇負極性脈沖。 INVVD：確定數據輸出的脈沖極性。根據屏幕信息確定，此處設置INVVD=0x0選擇正極性脈沖。 INVVDEN：確定VDEN信號極性。根據屏幕信息確定，此處設置INVVDEN=0x0為正極性脈沖。 INVPWREN：確定PWREN信號極性。根據屏幕信息確定，此處設置NVPWREN=0x0為正極性脈沖。 INVLEND：確定LEND信號極性。根據屏幕信息確定，此處設置INVLEND=0x0為正極性脈沖。 PWREN：PWREN信號輸出允許。設置PWREN=0xl，允許PWREN輸出。 ENLEND：LEND輸出信號允許。設置ENLEND=0x1，允許LEND輸出。 BSWP：字節交換控制位。根據各自需要設置，此處設置BSWP=0x0，禁止字節交換。 HWSWP：半字交換控制位。根據各自需要設置，此處設置HWSWP=0xl，使能半字節交換。 5 討論與總結 S3C2410處理器能夠驅動24位顏色模式的VGA接口，但當處理器數據總線負載過大時，顯示效果就不太理想。具體分析所需數據帶寬如下： S3C2410處理器工作在640×480×60 Hz×24位(分辨率為640×480、刷新頻率為60 Hz、24位色彩)模式下的數據帶寬為：640×480×60×4／(1 024×1 024)=70.3MB／s(24位顏色實際占用32位數據量)，這些數據都需要利用DMA方式通過系統的數據總線從SDRAM中獲得。而S3C2410處理器在100 MHz的總線頻率下，32位內存的峰值帶寬是100×32／8=400MB／s，實際帶寬也就100～200 MB／s。那么70.3 MB／s的顯示數據對于S3C2410處理器過于沉重了，顯示器的屏幕經常會出現短暫的黑屏。這是因為系統總線太忙，LCD掃描式接口的數據跟不上，掃描時鐘的頻率暫時變慢導致CRT顯示器的同步信號不符合規范所致。若用16位顏色模式，則數據帶寬減為640×480×60×2／(1 024×1 024)=35.2MB／s。實際測試中，工作在16位顏色模式下，可以正常顯示60 Hz下的640×480的VGA圖形。 綜上分析，如果要支持高分辨率和高刷新率的顯示，需要比較大的數據帶寬，對處理器的頻率和總線頻率要求較高。目前的嵌入式處理器在這些方面有很大的限制，不過本設計可以完全支持16位色彩下640×480×60 Hz顯示模式的CRT顯示，并且如果采用LCD作為顯示界面，LCD對刷新率的要求和CRT顯示器不同，LCD可以在刷新率為30 Hz的情況下正常顯示。本設計對解決基于ARM的嵌入式系統中大屏幕顯示方面的問題有很大的實用價值和借鑒意義。 |
