|
Mentor Graphics Corp.與 TSMC（臺灣積體電路制造股份有限公司，簡稱臺積電）達成10nm 的合作協(xié)議。為滿足用于早期客戶的測試芯片和IP（互聯(lián)網(wǎng)協(xié)議）設(shè)計起動的10納米鰭式場效晶體管 (Fin Field-Effect Transistor；FinFET) 的工藝要求，已經(jīng)改進了物理設(shè)計、分析、驗證和優(yōu)化工具。基礎(chǔ)架構(gòu)包括 Olympus-SoC 數(shù)字設(shè)計系統(tǒng)， Analog FastSPICE (AFS)平臺（含AFS Mega）和 Calibre 結(jié)束解決方案 ( Calibre signoff solution )。 TSMC 設(shè)計基礎(chǔ)架構(gòu)營銷部 (Design Infrastructure Marketing Division) 高級總監(jiān) Suk Lee 表示：“TSMC 和 Mentor正在進行廣泛的工程工作，以便讓雙方的客戶都能很好地利用先進的工藝技術(shù)。每一個節(jié)點都需要進行許多創(chuàng)新才能滿足新的物理要求、提高客戶設(shè)計賦能 (design enablement) 的精確度，與此同時性能更優(yōu)、轉(zhuǎn)回時間更短。” Calibre 提供布線形狀的全色彩能力，以幫助設(shè)計者指定符合10納米規(guī)則要求的設(shè)計艙(cockpit)之外的色彩分配。針對定制集成電路布線圖，改進后的Calibre RealTime 產(chǎn)品能進行互動的色彩檢查，同時利用芯片廠認可的Calibre結(jié)束平臺能使用所有定制布線工具進行設(shè)計。 針對10納米 FinFET 設(shè)計，Mentor 和 TSMC 還改進了Calibre 填充解決方案。Calibre YieldEnhancer 中 SmartFill ECO 的功能支持“隨時填充 (fill-as-you-go)”工作流，以確保IP和其它設(shè)計模塊在設(shè)計過程中都能準確地呈現(xiàn)。當部分設(shè)計被修改時，SmartFill ECO功能能重新填充僅受影響的那部分，從而最小化轉(zhuǎn)回時間 (turnaround time)。同樣的，為在諸如TSMC10納米這樣的先進工藝節(jié)點上維持設(shè)計層級實現(xiàn)高效的布線后模擬， Calibre LVS 也被改進了。 兩家公司還聯(lián)手調(diào)整了 Mentor Olympus-SoC 的布線和路由系統(tǒng)讓它能滿足 TSMC 的10納米 FinFET 的要求。為了能用于10納米 FinFET，數(shù)據(jù)庫、布線、時鐘樹合成、提取、優(yōu)化和路由引擎都做了重大的改進。 為了確保10納米 FinFET 設(shè)備的準確的電路模擬，Mentor 與 TSMC 合作讓 BSIM-CMG（伯克利共多柵極晶體管）和 TMI 模型在 Analog FastSPICE 平臺（如AFS Mega）上能用于高速設(shè)備和電路層模擬。Calibre xACT 提取產(chǎn)品和 Calibre nmLVS 產(chǎn)品也支持新的10納米 FinFET 模型。 因Mentor 和 TSMC在設(shè)計賦能方面的合作讓客戶取得成功的案例，將于9月30日在San Jose Convention Center（圣若澤會展中心）舉行的TSMC的開放創(chuàng)新平臺生態(tài)系統(tǒng)論壇(Open Innovation Platform Ecosystem Forum)會議上講述。了解詳情，請登錄TSMC網(wǎng)站 www.tsmc.com 。 |
