|
超強(qiáng)PCB布線設(shè)計(jì)經(jīng)驗(yàn)談附原理圖(一） 在當(dāng)今激烈競爭的電池供電 市場中，由于成本指標(biāo)限制，設(shè)計(jì)人員常常使用雙面板。盡管多層板(4層、6層及8層)方案在尺寸、噪聲和性能方面具有明顯優(yōu)勢，成本壓力卻促使工程師們重新考慮其布線策略，采用雙面板。在本文中，我們將討論自動(dòng)布線功能的正確使用和錯(cuò)誤使用，有無地平面時(shí)電流回路的設(shè)計(jì)策略，以及對雙面板元件布局的建議。 自動(dòng)布線的優(yōu)缺點(diǎn)以及模擬電路布線的注意事項(xiàng) 設(shè)計(jì)PCB時(shí)，往往很想使用自動(dòng)布線。通常，純數(shù)字的電路板(尤其信號電平比較低，電路密度比較小時(shí))采用自動(dòng)布線是沒有問題的。但是，在設(shè)計(jì)模擬、混合信號或高速電路板時(shí)，如果采用布線軟件的自動(dòng)布線工具，可能會出現(xiàn)一些問題，甚至很可能帶來嚴(yán)重的電路性能問題。 例如，圖1中顯示了一個(gè)采用自動(dòng)布線設(shè)計(jì)的雙面板的頂層。此雙面板的底層如圖2所示，這些布線層的電路原理圖如圖3a和圖3b所示。設(shè)計(jì)此混合信號電路板時(shí)，經(jīng)仔細(xì)考慮，將器件手工放在板上，以便將數(shù)字和模擬器件分開放置。 采用這種布線方案時(shí)，有幾個(gè)方面需要注意，但最麻煩的是接地。如果在頂層布地線，則頂層的器件都通過走線接地。器件還在底層接地，頂層和底層的地線通過 電路板最右側(cè)的過孔連接。當(dāng)檢查這種布線策略時(shí)，首先發(fā)現(xiàn)的弊端是存在多個(gè)地環(huán)路。另外，還會發(fā)現(xiàn)底層的地線返回路徑被水平信號線隔斷了。這種接地方案的可取之處是，模擬器件(12位A/D轉(zhuǎn)換器MCP3202和2.5V參考電壓源MCP4125)放在電路板的最右側(cè)，這種布局確保了這些模擬芯片下面不會有數(shù)字地信號經(jīng)過。 圖3a和圖3b所示電路的手工布線如圖4、圖5所示。在手工布線時(shí)，為確保正確實(shí)現(xiàn)電路，需要遵循一些通用的設(shè)計(jì) 準(zhǔn)則：盡量采用地平面作為電流回路；將模擬地平面和數(shù)字地平面分開；如果地平面被信號走線隔斷，為降低對地電流回路的干擾，應(yīng)使信號走線與地平面垂直；模擬電路盡量靠近電路板邊緣放置，數(shù)字電路盡量靠近電源連接端放置，這樣做可以降低由數(shù)字開關(guān)引起的di/dt效應(yīng)。 這兩種雙面板都在底層布有地平面，這種做法是為了方便工程師解決問題，使其可快速明了電路板的布線。廠商的演示板和評估板通常采用這種布線策略。但是，更為普遍的做法是將地平面布在電路板頂層，以降低電磁干擾。 
圖1 采用自動(dòng)布線為圖3所示電路原理圖設(shè)計(jì)的電路板的頂層
圖2 采用自動(dòng)布線為圖3所示電路原理圖設(shè)計(jì)的電路板的底層
圖3a 圖1、圖2、圖4和圖5中布線的電路原理圖
圖3b 圖1、圖2、圖4和圖5中布線的模擬部分電路原理圖 有無地平面時(shí)的電流回路設(shè)計(jì) 對于電流回路，需要注意如下基本事項(xiàng)： 1. 如果使用走線，應(yīng)將其盡量加粗 PCB上的接地連接如要考慮走線時(shí)，設(shè)計(jì)應(yīng)將走線盡量加粗。這是一個(gè)好的經(jīng)驗(yàn)法則，但要知道，接地線的最小寬度是從此點(diǎn)到末端的有效寬度，此處“末端”指距離電源連接端最遠(yuǎn)的點(diǎn)。 2. 應(yīng)避免地環(huán)路 3. 如果不能采用地平面，應(yīng)采用星形連接策略(見圖6) 通過這種方法，地電流獨(dú)立返回電源連接端。圖6中，注意到并非所有器件都有自己的回路，U1和U2是共用回路的。如遵循以下第4條和第5條準(zhǔn)則，是可以這樣做的。 4. 數(shù)字電流不應(yīng)流經(jīng)模擬器件 數(shù)字器件開關(guān)時(shí)，回路中的數(shù)字電流相當(dāng)大，但只是瞬時(shí)的，這種現(xiàn)象是由地線的有效感抗和阻抗引起的。對于地平面或接地走線的感抗部分，計(jì)算公式為V = Ldi/dt，其中V是產(chǎn)生的電壓，L是地平面或接地走線的感抗，di是數(shù)字器件的電流變化，dt是持續(xù)時(shí)間。對地線阻抗部分的影響，其計(jì)算公式為V= RI, 其中，V是產(chǎn)生的電壓，R是地平面或接地走線的阻抗，I是由數(shù)字器件引起的電流變化。經(jīng)過模擬器件的地平面或接地走線上的這些電壓變化，將改變信號鏈中信 號和地之間的關(guān)系(即信號的對地電壓)。 5. 高速電流不應(yīng)流經(jīng)低速器件 與上述類似，高速電路的地返回信號也會 造成地平面的電壓發(fā)生變化。此干擾的計(jì)算公式和上述相同，對于地平面或接地走線的感抗，V = Ldi/dt ；對于地平面或接地走線的阻抗，V = RI 。與數(shù)字電流一樣，高速電路的地平面或接地走線經(jīng)過模擬器件時(shí)，地線上的電壓變化會改變信號鏈中信號和地之間的關(guān)系。
圖4 采用手工走線為圖3所示電路原理圖設(shè)計(jì)的電路板的頂層
圖5 采用手工走線為圖3所示電路原理圖設(shè)計(jì)的電路板的底層
圖6 如果不能采用地平面，可以采用“星形”布線策略來處理電流回路
圖7 分隔開的地平面有時(shí)比連續(xù)的地平面有效，圖b)接地布線策略比圖a) 的接地策略理想 6. 不管使用何種技術(shù)，接地回路必須設(shè)計(jì)為最小阻抗和容抗 7. 如使用地平面，分隔開地平面可能改善或降低電路性能，因此要謹(jǐn)慎使用 分開模擬和數(shù)字地平面的有效方法如圖7所示 圖7中，精密模擬電路更靠近接插件，但是與數(shù)字網(wǎng)絡(luò)和電源電路的開關(guān)電流隔離開了。這是分隔開接地回路的非常有效的方法，我們在前面討論的圖4和圖5的布線也采用了這種技術(shù)。 超強(qiáng)PCB布線設(shè)計(jì)經(jīng)驗(yàn)談附原理圖(二） 工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員 和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢。盡管對數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會一直存在一部分與模擬或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處，但要獲得更好的結(jié)果時(shí)，由于其布線策略不同，簡單電路布線設(shè)計(jì)就不再是最優(yōu)方案了。本 文就旁路電容、電源、地線設(shè)計(jì)、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個(gè)方面，討論模擬和數(shù)字布線的基本相似之處及差別。 模擬和數(shù)字布線策略的相似之處 旁路或去耦電容 在布線時(shí)，模擬器件和數(shù)字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個(gè)電容，此電容值通常為0.1mF。系統(tǒng)供電電源側(cè)需要另一類電容，通常此電容值大約為10mF。 這些電容的位置如圖1所示。電容取值范圍為推薦值的1/10至10倍之間。但引腳須較短，且要盡量靠近器件(對于0.1mF電容)或供電電源(對于10mF電容)。 在 電路板上加旁路或去耦電容，以及這些電容在板上的位置，對于數(shù)字和模擬設(shè)計(jì)來說都屬于常識。但有趣的是，其原因卻有所不同。在模擬布線設(shè)計(jì)中，旁路電容通常用于旁路電源上的高頻信號，如果不加旁路電容，這些高頻信號可能通過電源引腳進(jìn)入敏感的模擬芯片。一般來說，這些高頻信號的頻率超出模擬器件抑制高頻信 號的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號路徑上引入噪聲，更嚴(yán)重的情況甚至?xí)鹫駝?dòng)。
圖1 在模擬和數(shù)字PCB設(shè)計(jì)中，旁路或去耦電容(1mF)應(yīng)盡量靠近器件放置。供電電源去耦電容(10mF)應(yīng)放置在電路板的電源線入口處。所有情況下，這些電容的引腳都應(yīng)較短
圖2 在此電路板上，使用不同的路線來布電源線和地線，由于這種不恰當(dāng)?shù)呐浜�，電路板的電子元器件和線路受電磁干擾的可能性比較大
圖3 在此單面板中，到電路板上器件的電源線和地線彼此靠近。此電路板中電源線和地線的配合比圖2中恰當(dāng)。電路板中電子元器件和線路受電磁干擾(EMI)的可能性降低了679/12.8倍或約54倍 對于控制器和處理器這樣的數(shù)字器件，同樣需要去耦電容，但原因不同。這些電容的一個(gè)功能是用作“微型”電荷庫。在數(shù)字電路中，執(zhí)行門狀態(tài)的切換通常需要 很大的電流。由于開關(guān)時(shí)芯片上產(chǎn)生開關(guān)瞬態(tài)電流并流經(jīng)電路板，有額外的“備用”電荷是有利的。如果執(zhí)行開關(guān)動(dòng)作時(shí)沒有足夠的電荷，會造成電源電壓發(fā)生很大變化。電壓變化太大，會導(dǎo)致數(shù)字信號電平進(jìn)入不確定狀態(tài)，并很可能引起數(shù)字器件中的狀態(tài)機(jī)錯(cuò)誤運(yùn)行。流經(jīng)電路板走線的開關(guān)電流將引起電壓發(fā)生變化，電路板 走線存在寄生電感，可采用如下公式計(jì)算電壓的變化：V = LdI/dt 其中，V = 電壓的變化；L = 電路板走線感抗；dI = 流經(jīng)走線的電流變化；dt =電流變化的時(shí)間。 因此，基于多種原因，在供電電源處或有源器件的電源引腳處施加旁路(或去耦)電容是較好的做法。 電源線和地線要布在一起 電源線和地線的位置良好配合，可以降低電磁干擾的可能性。如果電源線和地線配合不當(dāng)，會設(shè)計(jì)出系統(tǒng)環(huán)路，并很可能會產(chǎn)生噪聲。電源線和地線配合不當(dāng)?shù)腜CB設(shè)計(jì)示例如圖2所示。 此電路板上，設(shè)計(jì)出的環(huán)路面積為697cm2。采用圖3所示的方法，電路板上或電路板外的輻射噪聲在環(huán)路中感應(yīng)電壓的可能性可大為降低。 模擬和數(shù)字領(lǐng)域布線策略的不同之處 地平面是個(gè)難題 電路板布線的基本知識既適用于模擬電路，也適用于數(shù)字電路。一個(gè)基本的經(jīng)驗(yàn)準(zhǔn)則是使用不間斷的地平面，這一常識降低了數(shù)字電路中的dI/dt(電流隨時(shí) 間的變化)效應(yīng)，這一效應(yīng)會改變地的電勢并會使噪聲進(jìn)入模擬電路。數(shù)字和模擬電路的布線技巧基本相同，但有一點(diǎn)除外。對于模擬電路，還有另外一點(diǎn)需要注意，就是要將數(shù)字信號線和地平面中的回路盡量遠(yuǎn)離模擬電路。這一點(diǎn)可以通過如下做法來實(shí)現(xiàn)：將模擬地平面單獨(dú)連接到系統(tǒng)地連接端，或者將模擬電路放置在電 路板的最遠(yuǎn)端，也就是線路的末端。這樣做是為了保持信號路徑所受到的外部干擾最小。對于數(shù)字電路就不需要這樣做，數(shù)字電路可容忍地平面上的大量噪聲，而不會出現(xiàn)問題。
圖4 (左)將數(shù)字開關(guān)動(dòng)作和模擬電路隔離，將電路的數(shù)字和模擬部分分開。 (右) 要盡可能將高頻和低頻分開，高頻元件要靠近電路板的接插件
圖5 在PCB上布兩條靠近的走線，很容易形成寄生電容。由于這種電容的存在，在一條走線上的快速電壓變化，可在另一條走線上產(chǎn)生電流信號
圖6 如果不注意走線的放置，PCB中的走線可能產(chǎn)生線路感抗和互感。這種寄生電感對于包含數(shù)字開關(guān)電路的電路運(yùn)行是非常有害的 元件的位置 如上所述，在每個(gè)PCB設(shè)計(jì)中，電路的噪聲部分和“安靜”部分(非噪聲部分)要分隔開。一般來說，數(shù)字電路“富含”噪聲，而且對噪聲不敏感(因?yàn)閿?shù)字電路有較大的電壓噪聲容限)；相反，模擬電路的電壓噪聲容限就小得多。兩者之中，模擬電路對開關(guān)噪聲最為敏感。在混合信號系統(tǒng)的布線中，這兩種電路要分隔開，如圖4所示。 PCB設(shè)計(jì)產(chǎn)生的寄生元件 PCB設(shè)計(jì)中很容易形成可能產(chǎn)生問題的兩種基本寄生元件：寄生電容 和寄生電感。設(shè)計(jì)電路板時(shí)，放置兩條彼此靠近的走線就會產(chǎn)生寄生電容�？梢赃@樣做：在不同的兩層，將一條走線放置在另一條走線的上方；或者在同一層，將一條走線放置在另一條走線的旁邊，如圖5所示。在這兩種走線配置中，一條走線上電壓隨時(shí)間的變化(dV/dt)可能在另一條走線上產(chǎn)生電流。如果另一條走線 是高阻抗的，電場產(chǎn)生的電流將轉(zhuǎn)化為電壓。 快速電壓瞬變最常發(fā)生在模擬信號設(shè)計(jì)的數(shù)字側(cè)。如果發(fā)生快速電壓瞬變的走線靠近高阻抗模擬走線，這種誤差將嚴(yán)重影響模擬電路的精度。在這種環(huán)境中，模擬電路有兩個(gè)不利的方面：其噪聲容限比數(shù)字電路低得多；高阻抗走線比較常見。 采用下述兩種技術(shù)之一可以減少這種現(xiàn)象。最常用的技術(shù)是根據(jù)電容的方程，改變走線之間的尺寸。要改變的最有效尺寸是兩條走線之間的距離。應(yīng)該注意，變量 d在電容方程的分母中，d增加，容抗會降低�？筛淖兊牧硪粋�(gè)變量是兩條走線的長度。在這種情況下，長度L降低，兩條走線之間的容抗也會降低。 另一種技術(shù)是在這兩條走線之間布地線。地線是低阻抗的，而且添加這樣的另外一條走線將削弱產(chǎn)生干擾的電場，如圖5所示。 電路板中寄生電感產(chǎn)生的原理與寄生電容形成的原理類似。也是布兩條走線，在不同的兩層，將一條走線放置在另一條走線的上方；或者在同一層，將一條走線放 置在另一條的旁邊，如圖6所示。在這兩種走線配置中，一條走線上電流隨時(shí)間的變化(dI/dt)，由于這條走線的感抗，會在同一條走線上產(chǎn)生電壓；并由于互感的存在，會在另一條走線上產(chǎn)生成比例的電流。如果在第一條走線上的電壓變化足夠大，干擾可能會降低數(shù)字電路的電壓容限而產(chǎn)生誤差。并不只是在數(shù)字電路 中才會發(fā)生這種現(xiàn)象，但這種現(xiàn)象在數(shù)字電路中比較常見，因?yàn)閿?shù)字電路中存在較大的瞬時(shí)開關(guān)電流。 為消除電磁干擾源的潛在噪聲，最好將“安靜”的模擬線路和噪聲I/O端口分開。要設(shè)法實(shí)現(xiàn)低阻抗的電源和地網(wǎng)絡(luò)，應(yīng)盡量減小數(shù)字電路導(dǎo)線的感抗，盡量降低模擬電路的電容耦合。 結(jié)語 數(shù)字和模擬范圍確定后，謹(jǐn)慎地布線對獲得成功的PCB至關(guān)重要。布線策略通常作為經(jīng)驗(yàn)準(zhǔn)則向大家介紹，因?yàn)楹茈y在實(shí)驗(yàn)室環(huán)境中測試出產(chǎn)品的最終成功與否。因此，盡管數(shù)字和模擬電路的布線策略存在相似之處，還是要認(rèn)識到并認(rèn)真對待其布線策略的差別。 超強(qiáng)PCB布線設(shè)計(jì)經(jīng)驗(yàn)談附原理圖(三） 布線需要考慮的問題很多，但是最基本的的還是要做到周密，謹(jǐn)慎。 寄生元件危害最大的情況 印刷電路板布線產(chǎn)生的主要寄生元件包括：寄生電阻、寄生電容和寄生電感。例如：PCB的寄生電阻由元件之間的走線形成；電路板上的走線、焊盤和平行走線會產(chǎn)生寄生電容；寄生電感的產(chǎn)生途徑包括環(huán)路電感、互感和過孔。當(dāng)將電路原理圖轉(zhuǎn)化為實(shí)際的PCB時(shí)，所有這些寄生元件都可能對電路的有效性產(chǎn)生干擾。本文將對最棘手的電路板寄生元件類型 — 寄生電容進(jìn)行量化，并提供一個(gè)可清楚看到寄生電容對電路性能影響的示例。
圖1 在PCB上布兩條靠近的走線，很容易產(chǎn)生寄生電容。由于這種寄生電容的存在，在一條走線上的快速電壓變化會在另一條走線上產(chǎn)生電流信號。
圖2 用三個(gè)8位數(shù)字電位器和三個(gè)放大器提供65536個(gè)差分輸出電壓，組成一個(gè)16位D/A轉(zhuǎn)換器。如果系統(tǒng)中的VDD為5V，那么此D/A轉(zhuǎn)換器的分辨率或LSB大小為76.3mV。
圖3 這是對圖2所示電路的第一次布線嘗試。此配置在模擬線路上產(chǎn)生不規(guī)律的噪聲，這是因?yàn)樵谔囟〝?shù)字走線上的數(shù)據(jù)輸入碼隨著數(shù)字電位器的編程需求而改變。 寄生電容的危害 大多數(shù)寄生電容都是靠近放置兩條平行走線引起的。可以采用圖1所示的公式來計(jì)算這種電容值。 在混合信號電路中，如果敏感的高阻抗模擬走線與數(shù)字走線距離較近，這種電容會產(chǎn)生問題。例如，圖2中的電路就很可能存在這種問題。 為講解圖2所示電路的工作原理，采用三個(gè)8位數(shù)字電位器和三個(gè)CMOS運(yùn)算放大器組成一個(gè)16位D/A轉(zhuǎn)換器。在此圖的左側(cè)，在VDD和地之間跨接了兩 個(gè)數(shù)字電位器(U3a和U3b)，其抽頭輸出連接到兩個(gè)運(yùn)放(U4a和U4b)的正相輸入端。數(shù)字電位器U2和U3通過與單片機(jī)(U1)之間的SPI接口 編程。在此配置中，每個(gè)數(shù)字電位器配置為8位乘法型D/A轉(zhuǎn)換器。如果VDD為5V，那么這些D/A轉(zhuǎn)換器的LSB大小等于19.61mV。 這兩個(gè)數(shù)字電位器的抽頭都分別連接到兩個(gè)配置了緩沖器的運(yùn)放的正相輸入端。在此配置中，運(yùn)放的輸入端是高阻抗的，將數(shù)字電位器與電路其它部分隔離開了。這兩個(gè)放大器配置為其輸出擺幅限制不會超出第二級放大器的輸入范圍。
圖 4 在此示波器照片中，最上面的波形取自JP1(到數(shù)字電位器的數(shù)字碼)，第二個(gè)波形取自JP5(相鄰模擬走線上的噪聲)，最下面的波形取自TP10(16位D/A轉(zhuǎn)換器輸出端的噪聲)。
圖5 采用這種新的布線，將模擬線路和數(shù)字線路隔離開了。增大走線之間的距離，基本消除了在前面布線中造成干擾的數(shù)字噪聲。
圖 6 圖中示出了采用新布線的16位D/A轉(zhuǎn)換器的單個(gè)碼轉(zhuǎn)換結(jié)果，對數(shù)字電位器編程的數(shù)字信號沒有造成數(shù)字噪聲。 為使此電路具有16位D/A轉(zhuǎn)換器的性能，采用第三個(gè)數(shù)字電位器(U2a)跨接在兩個(gè)運(yùn)放(U4a和U4b)的輸出端之間。U3a和U3b的編程設(shè)定經(jīng) 數(shù)字電位器后的電壓值。如果VDD為5V，可以將U3a和U3b的輸出編程為相差19.61mV。此電壓大小經(jīng)第三個(gè)8位數(shù)字電位器R3，則自左至右整個(gè) 電路的LSB大小為76.3mV。此電路獲得最優(yōu)性能所需的嚴(yán)格器件規(guī)格如表1所示。 此電路有兩種基本工作模式。第一種模式可用于獲 得可編程、可調(diào)節(jié)的直流差分電壓。在此模式中，電路的數(shù)字部分只是偶爾使用，在正常工作時(shí)不使用。第二種模式是可以將此電路用作任意波形發(fā)生器。在此模式中，電路的數(shù)字部分是電路運(yùn)行的必需部分。此模式中可能發(fā)生電容耦合的危險(xiǎn)。 圖2所示電路的第一次布線如圖3所示。此電路是在實(shí)驗(yàn)室中快速設(shè)計(jì)出的，沒有注意細(xì)節(jié)。在檢查布線時(shí)，發(fā)現(xiàn)將數(shù)字走線布在了高阻抗模擬線路的旁邊。需要強(qiáng)調(diào)的是，第一次就應(yīng)該正確布線，本文的目的是為了講解如何識別問題及如何對布線做重大改進(jìn)。 看一下此布線中不同的走線，可以明顯看到哪里可能存在問題。圖中的模擬走線從U3a的抽頭連接到U4a放大器的高阻抗輸入端。圖中的數(shù)字走線傳送對數(shù)字電位器設(shè)置進(jìn)行編程的數(shù)字碼。 在測試板上經(jīng)過測量，發(fā)現(xiàn)數(shù)字走線中的數(shù)字信號耦合到了敏感的模擬走線中，參見圖4。 系統(tǒng)中對數(shù)字電位器編程的數(shù)字信號沿著走線逐漸傳輸?shù)捷敵鲋绷麟妷旱哪M線路。此噪聲通過電路的模擬部分一直傳播到第三個(gè)數(shù)字電位器(U5a)。第三個(gè)數(shù)字電位器在兩個(gè)輸出狀態(tài)之間翻轉(zhuǎn)。解決這個(gè)問題的方法主要是分隔開走線，圖5示出了改進(jìn)的布線方案。 改變布線的結(jié)果如圖6所示。將模擬和數(shù)字走線仔細(xì)分開后，電路成為非�！案蓛簟钡�16位D/A轉(zhuǎn)換器。圖中的波形是第三個(gè)數(shù)字電位器的單碼轉(zhuǎn)換結(jié)果76.29mV。 結(jié)語 數(shù)字和模擬范圍確定后，謹(jǐn)慎布線對獲得成功的PCB是至關(guān)重要的。尤其是有源數(shù)字走線靠近高阻抗模擬走線時(shí)，會引起嚴(yán)重的耦合噪聲，這只能通過增加走線之間的距離來避免。 |
