最新移動存儲器規格LPDDR4出爐 2014年8月25日訊 - JEDEC固態技術協會，全球微電子產業標準領導制定機構今天發布JESD209-4低功耗雙倍數據速率4 （LPDDR4）標準。該標準旨在大幅度提高移動計算設備的存儲器速度與效率。適用設備包括智能手機、平板電腦以及超薄筆記本電腦。LPDDR4存儲器輸入/輸出最終的運行速率能夠達到每秒4266MT，是LPDDR3的兩倍。新的接口標準將對下一代便攜式電子設備的性能產生巨大影響。“LPDDR4將帶來大幅度性能提升，” JEDEC理事長邱德明先生指出。“該標準的制定旨在滿足世界最先進的移動系統對功耗、帶寬、封裝、成本以及兼容性等多方面的要求。” 代號為JESD209-4的LPDDR4標準由JEDEC的JC-42.6委員會主持開發完成，現在可以免費在JEDEC官方網站下載。 隨著移動計算市場的持續增長，對更快設備和更長續航的需求也在增長。LPDDR4的發布將輸出輸入接口的數據速率由LPDDR3的每秒2133MT提高到了每秒3200MT乃至每秒4266MT的目標速度。為實現這一目標，委員會成員不得不重新設計架構，從16位單通道晶片改為每通道16位的雙通道晶片，總位數達到32位。 “從LPDDR2 到LPDDR3的變化是漸進性的。而到了LPDDR4，架構則完全改變，” JC-42.6小組委員會主席Hung Vuong指出。“我們知道，要達到業界所要求的性能，唯一的辦法是完全脫離以前各代的架構來設計。” 雙通道架構縮短了數據信號從存儲器陣列到I/O粘貼片的傳送距離。這樣就降低了LPDDR4接口所要求的大量數據傳輸所需要的功耗。由于存儲器上的大部分面積被存儲器陣列所占據，翻倍擴大接口面積對總體尺寸的影響微乎其微。 雙通道架構使得時鐘與地址總線可以同數據總線放在一起。因此，數據總線到時鐘及地址總線之間的偏斜得以降到最小，從而使得LPDDR4器件達到更高的數據速率。同LPDDR3架構相比，這樣節省了功耗同時提高了定時邊際。 信號發送的新方式 JEDEC委員會認識到將LPDDR3的接口擴展到更高的頻率將消耗太多電量，于是決定對LPDDR4的I/O接口信號發送方式做出重大改變，采用低電壓擺動-終止邏輯（LVSTL）方式。LPDDR4的I/O信號發送的367或440毫伏電壓比LPDDR3的I/O電壓擺動低50%。這種方法一方面降低了功耗，同時還實現了高頻操作。此外，通過采用Vssq 終止及數據總線反轉（DBI），終止電量可以被降到最低，因為任何驅動“0”的I/O信號都不消耗任何電量。 為了節省電量，還采取了其他幾項步驟：操作電壓從前幾代的1.2伏降低到了1.1伏。此外，標準的設計還特意支持寬范圍頻率下的節電操作。I/O可以在未終斷模式下以降低的電壓擺動在多個低頻率運行。同時，該標準允許在操作點之間快速切換，因而低頻率操作隨時可以進行。 這種快速切換的實現在于增加了頻率設定點（FSP）。 LPDDR4 確定了兩個頻率設定點（FSP），即存儲操作參數的所有DRAM寄存器。這些參數可能需要為兩種不同頻率操作進行改變。 一旦兩個操作頻率得到調校，參數存到相應的兩個頻率設定點中，頻率之間的切換就可以通過單一模式的寄存器寫入來實現。這就縮短了頻率變換的延遲，從而使系統更經常以優化速度處理負荷。 “它給予最終用戶靈活性，” Vuong指出。“一些設計者喜歡以最快的速度運行設備，然后使其睡眠。另一些人喜歡在可能的情況下以較低的頻率，因此也是較低的功耗模式運行。一個進程可能需要的時間稍微長一些，但是這是他們所愿意做出的利弊權衡。我們設計的LPDDR4擁有足夠的靈活性，允許最終用戶決定他們想怎么做。” 這個靈活特性之外是相伴的卓越性能 - 同LPDDR3設備相比，一個LPDDR4設備在大致相同的數據速率條件下將消耗更少的電量。 主要規格包括： 雙通道架構 CA和DQ的內置Vref供電 數據總線反轉 (DBI-DC) CA和DQ的ODT I/O 吞吐量: 3200 MT/s, 升至4266 MT/s 信號電壓: 367mV or 440mV 工作電壓: 1.1V 預取大小: 每通道32B 拓補結構: 點對點, PoP, MCP 最大 I/O 電容: 1.3pF 寫入調平 6-針 SDR CA 總線 CA 培訓 (每兩通道12針) 與前幾代低功耗DRAM相同，LPDDR4不要求延遲鎖定環（DLL）或相位鎖定環(PLL） LPDDR4 培訓 為了幫助業界同仁理解并采用LPDDR4， JEDEC將于2014年9月23日在美國加州圣克拉拉市舉辦LPDDR4技術培訓。 2015年NAND Flash市場規模成長9%，終端需求多元化帶動穩健成長 TrendForce旗下內存儲存事業處DRAMeXchange最新調查顯示，由于智能手機、平板電腦等移動設備需求穩健成長，固態硬盤在筆記本電腦以及服務器與數據中心的需求增加，而物聯網應用也將逐漸導入NAND Flash，2015年NAND Flash整體產業規模將提升至266億美元，年成長9%。 DRAMeXchange研究協理楊文得表示，2014年NAND Flash需求位成長率為36%，在更多元化的產品開始導入NAND Flash的挹注下，2015年的需求位成長率將依舊有35%。市場趨勢觀察的重點為： 1.）隨著智能手機與平板電腦逐漸進入成熟期，出貨動能趨緩，固態硬盤（SSD）的應用將成為下一波成長動能。現階段SSD滲透率在性能與效率要求較高的商務用筆記本電腦與高階消費型機種的應用較廣，2015年可望向下擴大至中階主流機種與低階產品線；而企業型固態硬盤的應用則是隨著云端運算的高度成長而呈現欣欣向榮的局面。DRAMeXchange預估2015年固態硬盤的NAND Flash用量年成長將逼近80%，至于在NAND Flash的消耗量占比也將從2014年的25%提升至2015年的35%。 2.）蘋果即將推出的iWatch以NAND Flash作為主要儲存裝置，可望帶動其他廠商的仿效與跟進，目前三星與海力士也分別推出eMCP和處理器封裝的POP方式給穿戴式裝置廠商測試，希望能有效提升NAND Flash在穿戴性裝置的應用；而NAND Flash廠商積極地與物聯網各個生態圈的業者串連合作，除了在性能與價格上取得領先，容量的優勢也能夠提供業者在設計多元化內容存取，讓NAND Flash將成為相關智能裝置的儲存裝置首選。 另一方面，就NAND Flash業者的生產計劃來分析，今年下半年除了三星的中國西安廠持續小量增加3D-NAND Flash的投片外，其他業者并沒有明顯的產能擴張計劃，因此2014年產出的增加多半來自于制程轉進，12吋約當晶圓產量較去年微幅增加7.3%，產出年成長率為35.7%。DRAMeXchange預估2015年NAND Flash 12吋約當晶圓產量將較今年成長7.6%，產出年增率為35.8%。 IC Insights：NAND與DRAM朝3D發展 隨著 DRAM 和 NAND 技術持續邁向更先進幾何制程與多層次記憶體的道路，IC Insights密切觀察有關 DRAM 和 NAND 供應商的最新動態，期望能提供更清楚的 DRAM / NAND發展藍圖。 在 2014年中期，制造 NAND 快閃記憶體元件的最先進制程技術采用的是20nm以及更小的特征尺寸，而 DRAM 采用的制造技術還不到30nm。根據圖1所示的制程技術藍圖顯示，在2017年以前，最小特征尺寸為2D (平面)的NAND flash將會過渡到10-12nm，而 DRAM 則將遷移至20nm或更小的 DRAM 。 不過，IC Insights坦承，這樣的發展態勢還無加以定論，因為制造制程節點的定義并不明確，尤其是在企業試圖在競爭中取得某種優勢時，就很容易受到行銷「游戲數字」的影響。
NAND與DRAM朝3D發展 量產NAND flash和DRAM發展藍圖 為了制造 NAND Flash ，2014年時已經加速量產15nm和16nm NAND 晶片了。三星(Samsung)是第一家最先量產 3D NAND 晶片的公司。該公司在2014年5月宣布開始量產采用32層記憶體單元的 V-NAND Flash 晶片。此外，在2013年，該公司已針對資料中心客戶出貨基于其第一代24層 V-NAND 技術的固態硬碟(SSD)。 從 2D 到3D NAND 記憶體全面轉型的時機，將視 3D 成為更具成本效益選項之際而定，但這樣的情況將會持續一段時間。甚至當達到成本的交叉點時， 2D 和 3D NAND 還可能共存好些年。 目前業界主要的 DRAM 制造商正以20nm級特征尺寸(20-29nm之間)進行量產制造。 如同 NAND flash 一樣， DRAM 技術也正朝向以垂直方向整合電路的趨勢發展。 3D DRAM 解決方案的例子之一是由HMC聯盟開發的混合記憶體立方(HMC)。HMC聯盟是由美光(Micron)和三星，以及包括Altera、ARM、IBM、 Open-Silicon、海力士(SK Hynix)和賽靈思(Xilinx)等開發商共同組成。
|
