最新移動存儲器規(guī)格LPDDR4出爐 2014年8月25日訊 - JEDEC固態(tài)技術(shù)協(xié)會，全球微電子產(chǎn)業(yè)標(biāo)準領(lǐng)導(dǎo)制定機構(gòu)今天發(fā)布JESD209-4低功耗雙倍數(shù)據(jù)速率4 （LPDDR4）標(biāo)準。該標(biāo)準旨在大幅度提高移動計算設(shè)備的存儲器速度與效率。適用設(shè)備包括智能手機、平板電腦以及超薄筆記本電腦。LPDDR4存儲器輸入/輸出最終的運行速率能夠達到每秒4266MT，是LPDDR3的兩倍。新的接口標(biāo)準將對下一代便攜式電子設(shè)備的性能產(chǎn)生巨大影響。“LPDDR4將帶來大幅度性能提升，” JEDEC理事長邱德明先生指出。“該標(biāo)準的制定旨在滿足世界最先進的移動系統(tǒng)對功耗、帶寬、封裝、成本以及兼容性等多方面的要求。” 代號為JESD209-4的LPDDR4標(biāo)準由JEDEC的JC-42.6委員會主持開發(fā)完成，現(xiàn)在可以免費在JEDEC官方網(wǎng)站下載。 隨著移動計算市場的持續(xù)增長，對更快設(shè)備和更長續(xù)航的需求也在增長。LPDDR4的發(fā)布將輸出輸入接口的數(shù)據(jù)速率由LPDDR3的每秒2133MT提高到了每秒3200MT乃至每秒4266MT的目標(biāo)速度。為實現(xiàn)這一目標(biāo)，委員會成員不得不重新設(shè)計架構(gòu)，從16位單通道晶片改為每通道16位的雙通道晶片，總位數(shù)達到32位。 “從LPDDR2 到LPDDR3的變化是漸進性的。而到了LPDDR4，架構(gòu)則完全改變，” JC-42.6小組委員會主席Hung Vuong指出。“我們知道，要達到業(yè)界所要求的性能，唯一的辦法是完全脫離以前各代的架構(gòu)來設(shè)計。” 雙通道架構(gòu)縮短了數(shù)據(jù)信號從存儲器陣列到I/O粘貼片的傳送距離。這樣就降低了LPDDR4接口所要求的大量數(shù)據(jù)傳輸所需要的功耗。由于存儲器上的大部分面積被存儲器陣列所占據(jù)，翻倍擴大接口面積對總體尺寸的影響微乎其微。 雙通道架構(gòu)使得時鐘與地址總線可以同數(shù)據(jù)總線放在一起。因此，數(shù)據(jù)總線到時鐘及地址總線之間的偏斜得以降到最小，從而使得LPDDR4器件達到更高的數(shù)據(jù)速率。同LPDDR3架構(gòu)相比，這樣節(jié)省了功耗同時提高了定時邊際。 信號發(fā)送的新方式 JEDEC委員會認識到將LPDDR3的接口擴展到更高的頻率將消耗太多電量，于是決定對LPDDR4的I/O接口信號發(fā)送方式做出重大改變，采用低電壓擺動-終止邏輯（LVSTL）方式。LPDDR4的I/O信號發(fā)送的367或440毫伏電壓比LPDDR3的I/O電壓擺動低50%。這種方法一方面降低了功耗，同時還實現(xiàn)了高頻操作。此外，通過采用Vssq 終止及數(shù)據(jù)總線反轉(zhuǎn)（DBI），終止電量可以被降到最低，因為任何驅(qū)動“0”的I/O信號都不消耗任何電量。 為了節(jié)省電量，還采取了其他幾項步驟：操作電壓從前幾代的1.2伏降低到了1.1伏。此外，標(biāo)準的設(shè)計還特意支持寬范圍頻率下的節(jié)電操作。I/O可以在未終斷模式下以降低的電壓擺動在多個低頻率運行。同時，該標(biāo)準允許在操作點之間快速切換，因而低頻率操作隨時可以進行。 這種快速切換的實現(xiàn)在于增加了頻率設(shè)定點（FSP）。 LPDDR4 確定了兩個頻率設(shè)定點（FSP），即存儲操作參數(shù)的所有DRAM寄存器。這些參數(shù)可能需要為兩種不同頻率操作進行改變。 一旦兩個操作頻率得到調(diào)校，參數(shù)存到相應(yīng)的兩個頻率設(shè)定點中，頻率之間的切換就可以通過單一模式的寄存器寫入來實現(xiàn)。這就縮短了頻率變換的延遲，從而使系統(tǒng)更經(jīng)常以優(yōu)化速度處理負荷。 “它給予最終用戶靈活性，” Vuong指出。“一些設(shè)計者喜歡以最快的速度運行設(shè)備，然后使其睡眠。另一些人喜歡在可能的情況下以較低的頻率，因此也是較低的功耗模式運行。一個進程可能需要的時間稍微長一些，但是這是他們所愿意做出的利弊權(quán)衡。我們設(shè)計的LPDDR4擁有足夠的靈活性，允許最終用戶決定他們想怎么做。” 這個靈活特性之外是相伴的卓越性能 - 同LPDDR3設(shè)備相比，一個LPDDR4設(shè)備在大致相同的數(shù)據(jù)速率條件下將消耗更少的電量。 主要規(guī)格包括： 雙通道架構(gòu) CA和DQ的內(nèi)置Vref供電 數(shù)據(jù)總線反轉(zhuǎn) (DBI-DC) CA和DQ的ODT I/O 吞吐量: 3200 MT/s, 升至4266 MT/s 信號電壓: 367mV or 440mV 工作電壓: 1.1V 預(yù)取大小: 每通道32B 拓補結(jié)構(gòu): 點對點, PoP, MCP 最大 I/O 電容: 1.3pF 寫入調(diào)平 6-針 SDR CA 總線 CA 培訓(xùn) (每兩通道12針) 與前幾代低功耗DRAM相同，LPDDR4不要求延遲鎖定環(huán)（DLL）或相位鎖定環(huán)(PLL） LPDDR4 培訓(xùn) 為了幫助業(yè)界同仁理解并采用LPDDR4， JEDEC將于2014年9月23日在美國加州圣克拉拉市舉辦LPDDR4技術(shù)培訓(xùn)。 2015年NAND Flash市場規(guī)模成長9%，終端需求多元化帶動穩(wěn)健成長 TrendForce旗下內(nèi)存儲存事業(yè)處DRAMeXchange最新調(diào)查顯示，由于智能手機、平板電腦等移動設(shè)備需求穩(wěn)健成長，固態(tài)硬盤在筆記本電腦以及服務(wù)器與數(shù)據(jù)中心的需求增加，而物聯(lián)網(wǎng)應(yīng)用也將逐漸導(dǎo)入NAND Flash，2015年NAND Flash整體產(chǎn)業(yè)規(guī)模將提升至266億美元，年成長9%。 DRAMeXchange研究協(xié)理楊文得表示，2014年NAND Flash需求位成長率為36%，在更多元化的產(chǎn)品開始導(dǎo)入NAND Flash的挹注下，2015年的需求位成長率將依舊有35%。市場趨勢觀察的重點為： 1.）隨著智能手機與平板電腦逐漸進入成熟期，出貨動能趨緩，固態(tài)硬盤（SSD）的應(yīng)用將成為下一波成長動能。現(xiàn)階段SSD滲透率在性能與效率要求較高的商務(wù)用筆記本電腦與高階消費型機種的應(yīng)用較廣，2015年可望向下擴大至中階主流機種與低階產(chǎn)品線；而企業(yè)型固態(tài)硬盤的應(yīng)用則是隨著云端運算的高度成長而呈現(xiàn)欣欣向榮的局面。DRAMeXchange預(yù)估2015年固態(tài)硬盤的NAND Flash用量年成長將逼近80%，至于在NAND Flash的消耗量占比也將從2014年的25%提升至2015年的35%。 2.）蘋果即將推出的iWatch以NAND Flash作為主要儲存裝置，可望帶動其他廠商的仿效與跟進，目前三星與海力士也分別推出eMCP和處理器封裝的POP方式給穿戴式裝置廠商測試，希望能有效提升NAND Flash在穿戴性裝置的應(yīng)用；而NAND Flash廠商積極地與物聯(lián)網(wǎng)各個生態(tài)圈的業(yè)者串連合作，除了在性能與價格上取得領(lǐng)先，容量的優(yōu)勢也能夠提供業(yè)者在設(shè)計多元化內(nèi)容存取，讓NAND Flash將成為相關(guān)智能裝置的儲存裝置首選。 另一方面，就NAND Flash業(yè)者的生產(chǎn)計劃來分析，今年下半年除了三星的中國西安廠持續(xù)小量增加3D-NAND Flash的投片外，其他業(yè)者并沒有明顯的產(chǎn)能擴張計劃，因此2014年產(chǎn)出的增加多半來自于制程轉(zhuǎn)進，12吋約當(dāng)晶圓產(chǎn)量較去年微幅增加7.3%，產(chǎn)出年成長率為35.7%。DRAMeXchange預(yù)估2015年NAND Flash 12吋約當(dāng)晶圓產(chǎn)量將較今年成長7.6%，產(chǎn)出年增率為35.8%。 IC Insights：NAND與DRAM朝3D發(fā)展 隨著 DRAM 和 NAND 技術(shù)持續(xù)邁向更先進幾何制程與多層次記憶體的道路，IC Insights密切觀察有關(guān) DRAM 和 NAND 供應(yīng)商的最新動態(tài)，期望能提供更清楚的 DRAM / NAND發(fā)展藍圖。 在 2014年中期，制造 NAND 快閃記憶體元件的最先進制程技術(shù)采用的是20nm以及更小的特征尺寸，而 DRAM 采用的制造技術(shù)還不到30nm。根據(jù)圖1所示的制程技術(shù)藍圖顯示，在2017年以前，最小特征尺寸為2D (平面)的NAND flash將會過渡到10-12nm，而 DRAM 則將遷移至20nm或更小的 DRAM 。 不過，IC Insights坦承，這樣的發(fā)展態(tài)勢還無加以定論，因為制造制程節(jié)點的定義并不明確，尤其是在企業(yè)試圖在競爭中取得某種優(yōu)勢時，就很容易受到行銷「游戲數(shù)字」的影響。
NAND與DRAM朝3D發(fā)展 量產(chǎn)NAND flash和DRAM發(fā)展藍圖 為了制造 NAND Flash ，2014年時已經(jīng)加速量產(chǎn)15nm和16nm NAND 晶片了。三星(Samsung)是第一家最先量產(chǎn) 3D NAND 晶片的公司。該公司在2014年5月宣布開始量產(chǎn)采用32層記憶體單元的 V-NAND Flash 晶片。此外，在2013年，該公司已針對資料中心客戶出貨基于其第一代24層 V-NAND 技術(shù)的固態(tài)硬碟(SSD)。 從 2D 到3D NAND 記憶體全面轉(zhuǎn)型的時機，將視 3D 成為更具成本效益選項之際而定，但這樣的情況將會持續(xù)一段時間。甚至當(dāng)達到成本的交叉點時， 2D 和 3D NAND 還可能共存好些年。 目前業(yè)界主要的 DRAM 制造商正以20nm級特征尺寸(20-29nm之間)進行量產(chǎn)制造。 如同 NAND flash 一樣， DRAM 技術(shù)也正朝向以垂直方向整合電路的趨勢發(fā)展。 3D DRAM 解決方案的例子之一是由HMC聯(lián)盟開發(fā)的混合記憶體立方(HMC)。HMC聯(lián)盟是由美光(Micron)和三星，以及包括Altera、ARM、IBM、 Open-Silicon、海力士(SK Hynix)和賽靈思(Xilinx)等開發(fā)商共同組成。
|
