|
作者：一博科技SI工程師陳德恒 3. 仿真實例 在ADS軟件中構建如下電路： 
圖2 圖2為微帶線的近端串擾仿真圖，經過Allegro中的Transmission line Calculators軟件對其疊板結構與線寬進行測試使其傳輸線的的特征阻抗為50ohm（見圖3），并在在信號驅動側串聯50ohm的電阻消除源端反射，在負載端（信號接收端）用3000ohm來表征其高輸入阻抗的特性。
圖3：微帶線線寬為6mil，電解質常數為4.2，介質高度為3.5mil。
圖4 圖4為帶狀線的近端串擾仿真圖，經過Allegro中的Transmission line Calculators軟件對其疊板結構與線寬進行測試使其傳輸線的的特征阻抗為50ohm（見圖5），并在在信號驅動側串聯50ohm的電阻消除源端反射，在負載端（信號接收端）用3000ohm來表征其高輸入阻抗的特性。
圖5：帶狀線線寬為6mil，電解質常數為4.2，與兩側間距同為8mil。
圖6 圖6中四個電路分別為微帶線的近端串擾，微帶線的遠端串擾，帶狀線的近端串擾，帶狀線的遠端串擾。紅色為攻擊線上信號，藍色為靜態線串擾。我們將線長定為2000mil，上升時間為RT （RT為信號從vlow-vhigh跳變20%-80%的時間，單位ns，整個vlow-vhigh跳變時間Rise=2.25*RT，本文中vlow=0V vhigh=1V），線寬都為6mil，線間距為12mil，滿足3W原則。圖7為當RT=0.3ns 各個電路的串擾圖形。攻擊線1V的驅動信號，受害線中微帶線最大近端串擾為11mv，微帶線最大遠端串擾為12mv，帶狀線最大近端串擾為20mv，帶狀線最大遠端串擾為20mv。
圖7 我們以RT為變量，從RT=0.1ns到RT=1ns對電路進行仿真。結果如圖8：
圖8 Xtalk_m_n為微帶線的近端串擾與輸出電壓的比值的最大值，Xtalk_m_f為微帶線的遠端串擾與輸出電壓的比值的最大值，Xtalk_s_n為帶狀線的近端串擾與輸出電壓的比值的最大值，Xtalk_s_f為帶狀線的近端串擾與輸出電壓的比值的最大值，其中帶狀線的串擾較大，但是當上升時間為0.1nsec時串擾最大也不超過2.5%，說明3W原則的實用性。 現在我們將其線寬不變，線距變成6mil，不滿足3W規則，同樣我們以RT為變量，從RT=0.1ns到RT=1ns對電路進行仿真。結果如圖9：
圖9 從圖上看出傳輸線上的串擾明顯變大，但上升時間在1nsec時串擾同樣低于3%。 傳輸線上的串擾不止跟上升時間與線間距有關系，與線長同樣有關系。我們讓RT=0.3ns，線寬為6mil，線距同樣為6mil，以線長為L mil，以L為變量，從L=1000mil到L=3000mil對其仿真，結果如下（圖10）：
圖10 由圖10可知傳輸線的長度對信號的串擾影響也是非常大的，并且有飽和現象。
圖11 圖11為RT=0.3ns，L=2000mil，線間距從3mil變化至12mil時串擾的變化。 4. 結論 在實際的工程操作中，高速信號線一般很難調節其信號的上升時間，為了減少串擾，我們應該盡量滿足3W原則，當然如果能約束布線的長度，很多時候會更容易滿足信號完整性的要求。以下的結論基于源端匹配比較好，接收端阻抗較大的情況。 1.帶狀線在線寬與線距相等時，飽和時串擾率約為7%。 2.微帶線在線寬與間距相等時，飽和時串擾率約為4%。 3.兩線之間中心距變成x倍,串擾率變成1⁄x^2 。 4.飽和長度約為RT*v。在飽和長度之前，有（串擾率）/（飽和時串擾率）=（耦合長度L）/（RT*v）。 5.同組信號的串擾疊加在上升/下降沿上，影響較小。不同組信號的串擾可能造成信號的振鈴等，影響較大。 6.時鐘信號對串擾較為敏感，高速串行信號的時鐘通常合并在信號中一起發送，串擾引起的抖動對接收的信號影響非常大，要特別注意。 以上的結論為一個量化估值，具體情況需要具體分析，不同信號對于串擾的敏感程度不一樣，實際的上升時間也需要根據模型來定，除了靠經驗之外，仿真也能幫助我們更精確的判斷串擾。 |
