|
現代微處理器、數字信號處理器和專用集成電路等技術的飛速發展，已成為電磁干擾的主要來源。如今 的主要輻射源不再是由不合理的步線、板結構、阻抗失配或電源不穩定原因所產生。器件的工作頻率已從 20～50 MHz發展到了200～5000 MHz，甚至更高。隨著時鐘頻率的提升，每個VLSI器件存在切換電流，切 換電流的傅里葉頻譜產生RF能量，使得數字器件必然會存在輻射。 現代集成電路工藝的發展使得上百萬的晶體管被集成到一塊小硅片上，生產工藝達到了0.18 μm線寬 。雖然硅片尺寸不斷收縮，但元件數量增加了，使得產品的批量生產、降低制造成本成為可能。同時，線 寬越小，兩個邏輯門元件之間的傳輸延時就越短。但邊沿速率加快，輻射能力也就隨之增強，狀態切換效 應在集成芯片內部之間感應的作用下，加大了能量損耗。 硅片需要從電源分配網絡中獲得電流，只有當電流達到一定數值時才能驅動傳輸線。邊沿速率越快，就 需要提供達到更快速率的直流電流。切換開關在電源分配網絡中的來回轉換，會在電源板和接地板之間引 起差模電流的不平衡。隨著共模、差模電流的失調，在EMI測試中，會發現共模電流在電纜組裝連接處或 PCB元件中產生輻射。 元器件供應商可以采用不同的技術把去耦電容嵌入到集成芯片當中。一種方法是把硅晶片放到集成芯片 之前先嵌入去耦電容，如圖1所示。 
圖1 硅芯片封裝內部的去耦電容 雙層金屬膜中間再加一層介質層，就形成了一個質量可靠的平板電容器。由于外加電壓很低，所以介質 層可以做得很薄。對于一個很小的區域，它產生的電容完全可以滿足需要，并且有效的引線長度趨于零。 另外，平行板結構獲得的諧振頻率非常高。這種技術的優勢突出在成本很低，在不需要分立去耦電容的情 況下可以提高性能。 另外一種方法是在集成芯片中來用強壓技術形成去耦。高密度元件常常直接把表面安裝（SMT）電容加 入到集成芯片之中。分立電容常在這個時候用于多芯片模塊中。根據硅盤入侵峰值電流沖激情況，以設各 所需的充電電流為基礎來選擇合適的電容。此外，在元件產生自激時能對差模電流產生抑制作用。如圖2所示，雖然內嵌有電容，在模塊外部同樣需要加上分立電容。 正如前面所述，元件在開關周期內，去耦電容提供了瞬時的充、放電。去耦電容必須向器件提供足夠快 的充、放電過程以滿足開關操作的需要電容的自激頻率取決于很多因素，不僅包括電容大小，還包括ESL、ESR等。
圖2 多芯片模塊內部的去耦電容布局 對于高速同步設計而言，CMOS功率損耗表現為容性放電效應。例如，—個在3.8 V哇壓、200MHz頻率下的設備損耗4800 mW的功率時，就會大約有4000 pF的容性損耗。這可以在每個時鐘觸發下觀測得到。 CMOS邏輯門通過自身的輸入電容，對設備的耦合和輸入晶體的串聯電容來提供分有電容。這些內部電容并不等于運行所需的電容值。硅盤不允許使用另外的硅材料制作大眭容底板，這是因為制造工藝決定了亞微米設計會消耗布線空間，同時需要支持氧化物層獻裝配。 |
