賽靈思公司 （Xilinx）今天宣布， 延續(xù) 28nm 工藝一系列行業(yè)創(chuàng)新 ，在 20nm 工藝節(jié)點(diǎn)再次推出兩大行業(yè)第一：投片半導(dǎo)體行業(yè)首款 20nm 器件， 也是可編程邏輯器件 (PLD) 行業(yè)首款 20nm All Programmable 器件 ；發(fā)布行業(yè)第一個(gè) ASIC級可編程架構(gòu) UltraScale。這些具有里程碑意義的行業(yè)第一發(fā)布 ，延續(xù)了賽靈思在 28nm 領(lǐng)域投片首款器件以及在 All Programmable SoC 、All Programmable 3D IC 和 SoC 增強(qiáng)型設(shè)計(jì)套件上所實(shí)現(xiàn)的一系列行業(yè)第一的優(yōu)勢。
賽靈思 UltraScale 架構(gòu)：行業(yè)第一個(gè) ASIC 級可編程架構(gòu) ,可從 20nm 平面晶體管結(jié)構(gòu)工藝向 16nm 乃至FinFET晶體管技術(shù)擴(kuò) 展，從單芯片到 3D IC擴(kuò)展。它不僅能解決整體系統(tǒng)吞吐量擴(kuò)展限制和時(shí)延問題 ，而且直接應(yīng)對先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問題—— 互連 。 賽靈思公司可編程平臺產(chǎn)品部高級副總裁 Victor Peng 指出： “我們制定了業(yè)界最積極的 20nm 投片計(jì)劃 ，我相信 ，和最接近的競爭產(chǎn)品相比，賽靈思在高端器件上領(lǐng)先至少一年的時(shí)間 ，而在中端 器件上則領(lǐng)先至少半年左右 。當(dāng)你結(jié)合采用臺積 (TSMC) 技術(shù)和我們的 UltraScale 架構(gòu)， 并通過我們的 Vivado 設(shè)計(jì)套件進(jìn)行協(xié)同優(yōu)化，我們相信將比競爭對手提前一年實(shí)現(xiàn) 1.5 至 2倍的系統(tǒng)級性能和可編程集成 —— 相當(dāng)于領(lǐng)先競爭產(chǎn)品整整一代。 ” 賽靈思同臺積合作， 就像 28HPL （高性能低功耗 ）開發(fā)過程一樣 ，把高端 FPGA 的要求注入 20SoC 開發(fā)工藝之中 。賽靈思 和臺積公司在 28nm 工藝節(jié)點(diǎn)上的通力協(xié)作，讓賽靈思成為行業(yè)第一個(gè) 28nm All Programmable FPGA 、SoC 和 3D IC 器件的推出者 ，把賽靈思推上了性價(jià)比和功耗、可編程系統(tǒng)集成以及降低材料清單 （BOM ）成本方面領(lǐng)先一代的地位 。 現(xiàn)在， 賽靈思已經(jīng)將這種行之有效的合作模式從 28nm 擴(kuò)展到 20nm ，推出了行業(yè)首個(gè) ASIC 級可編程架構(gòu) — UltraScale。 最新開發(fā)的 UltraScale 架構(gòu)包括 20nm 平面晶體管結(jié)構(gòu) （planar ）工藝和 16nm 乃至 FinFET 晶體管技術(shù)擴(kuò)展 ，包括單芯片（monolithic）和 3D IC 。它不僅能解決整體系統(tǒng)吞 吐量擴(kuò)展限制的問題和時(shí)延問題，還能直接應(yīng)對先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問題 — 互連 。 現(xiàn)在 ，人們 需要采用一種創(chuàng)新型的架構(gòu)來管理每數(shù)百 Gbps 信息流的系統(tǒng)性能， 以及在全線速下進(jìn)行智能處理的能力 ，并可擴(kuò)展至 Tb級流量和每秒 10 億次浮點(diǎn)運(yùn)算 （teraflop ） 級的計(jì)算能力 。單憑提升每個(gè)晶體管或系統(tǒng)模塊的性能 ，或者增加系統(tǒng)模塊數(shù)量 ，都不足以實(shí)現(xiàn)上述 目標(biāo) ，因此必須從根本上提高通信、時(shí)鐘 、關(guān)鍵路徑以及互連技術(shù) ，以實(shí)現(xiàn)行業(yè)新一代高性能應(yīng)用，滿足海量數(shù)據(jù)流和智能包、DSP 或圖像處理等要求 。 UltraScale 架構(gòu)通過在全面可編程的架構(gòu)中采用尖端 ASIC 技術(shù)，可解決如下挑戰(zhàn)： * 針對海量數(shù)據(jù)流而優(yōu)化的寬總線支持多兆位 (multi -terabit) 吞吐量 * 多區(qū)域類似ASIC的時(shí)鐘、電源管理和下一代安全性 * 高度優(yōu)化的關(guān)鍵路徑和內(nèi)置的高速存儲器串聯(lián)，打破DSP和包處理的瓶頸 * 第二代3D IC系統(tǒng)集成芯片間帶寬的步進(jìn)功能 * 高I/O和存儲器帶寬，提供動態(tài)時(shí)延縮短和3D IC寬存儲器優(yōu)化接口 * Vivado工具消除布線擁堵和協(xié)同優(yōu)化，器件利用率超過90%，且不會影響性能 首批 UltraScale 器件不僅將進(jìn)一步擴(kuò)展賽靈思目前市場領(lǐng)先的 28 nm Virtex 和 Kintex FPGA 以及 3D IC 產(chǎn)品 系列， 而且還將成為未來 Zynq UltraScale All Programmable SoC 的基礎(chǔ)。 此外， UltraScale 器件還將通過新的高性能架構(gòu) 需求實(shí)現(xiàn)下 一代更智能系統(tǒng) ，其中 包括： * 提供智能包處理和流量管理功能的400G OTN * 支持智能波束形成的4X4混合模式LTE和WCDMA Radio * 支持智能圖形增強(qiáng)和識別的4K2K和8K顯示器 * 面向智能監(jiān)視與偵察（ISR）的最高性能系統(tǒng) * 面向數(shù)據(jù)中心的高性能計(jì)算應(yīng)用 賽靈思公司 CEO Moshe Gavrielov 表示： “隨著賽靈思行業(yè)首款 20nm 產(chǎn)品的投片 、首個(gè) ASIC 級 UltraScale 架構(gòu)、 第一個(gè) SoC 增強(qiáng)型 Vivado 設(shè)計(jì)套件 ， 以及支持 Smarter 系統(tǒng)設(shè)計(jì)的不斷擴(kuò)展的 IP 、C和 ARM 處理器解決方案的發(fā)布 ，賽靈思再一次擴(kuò)大了 PLD 產(chǎn)業(yè)的價(jià)值和市場覆蓋面。同時(shí)， 我們也提前競爭產(chǎn)品一年為客戶帶來了領(lǐng)先一代的價(jià)值優(yōu)勢 。” 供貨情況 支持 UltraScale 架構(gòu) FPGA 的 Vivado 設(shè)計(jì)套件早期試用版現(xiàn)已開始供貨 。首批 UltraScale 器件將于 2013 年第四季度開始發(fā)貨。如需了解更多信息， 敬請?jiān)L問以下網(wǎng)址： china.xilinx.com/ultrascale 背景資料：Xilinx UltraScale架構(gòu) — 業(yè)界首款A(yù)SIC級All Programmable架構(gòu) |
