|
下一代FPGA及第二代SoC和3D IC將與Vivado設計套件“協同優化”，為行業提供最具吸引力的ASIC和ASSP可編程替代方案 賽靈思公司（Xilinx）今天宣布其20nm產品系列發展戰略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm產品系列建立在業經驗證的28nm技術突破之上，在系統性能、功耗和可編程系統集成方面領先競爭企業整整一代。通過與賽靈思Vivado設計套件針對最高生產力和結果質量的協同優化， 20nm產品系列將能夠滿足廣泛的下一代各種系統的要求，為行業提供比以往任何時候都更具吸引力的ASIC和ASSP可編程替代方案。 賽靈思全球總裁兼首席執行長官Moshe Gavrielov 表示“20nm產品陣容將滿足呈指數級增長的可編程勢在必行的市場需求。推動這種強大需求的不僅僅是設計成本的大幅縮減， 而且還有每個系統對于更智能型功能的永無止境的需求，其中包括需要最大化適應能力、復用性和系統整合度等 ” 賽靈思20nm All Programmable產品系列經過精心優化，致力于滿足下一代系統的需求，或者更智能、集成度更高的、對帶寬要求永無止境的系統的各種要求。有關應用包括：1）智能Nx100G - 400G有線網絡；2）采用智能自適應天線、認知無線電技術、基帶和回程設備的LTE高級無線基站；3）高吞吐量低功耗數據中心存儲、智能網絡和高度集成的低時延應用加速；4）圖像/視頻處理以及面向新一代顯示、專業攝像機、工廠自動化、高級汽車駕駛員輔助和監視系統的嵌入式視覺；以及5）面向幾乎所有可以想象到的應用的尖端連接技術。 賽靈思公司可編程平臺部高級副總裁Victor Peng指出：“賽靈思在其強大的28nm技術和市場領先基礎上，打造出了20nm上的另一個突破性產品系列，領先于傳統競爭對手整整一代，而且提供了可超越ASIC和ASSP的關鍵性優勢。” 在20nm系列開發上， 賽靈思在多個方面得益于領先競爭企業多年的先發優勢； 與幾百家實際客戶共同調整優化的真正的SoC和3D IC產品；開發新的生態系統、供應鏈和提升質量和可靠度的各種工藝流程技術；并將這些器件與其下一代Vivado設計工具“協同優化”；重新定義高性能收發器在系統中的設計優化方法等。 這些優勢讓賽靈思能夠將20nm工藝的附加價值更有效地引入到28nm工藝所開創的并經驗證的每項技術中，使賽靈思及其客戶皆可繼續穩居領先一代的地位。 下一代的All Programmable FPGA 賽靈思20nm 8系列All Programmable FPGA相對于當代產品而言把性能又提高了2倍，功耗又降低了一半，集成度提高了1.5-2倍。這些器件可用于Nx10G/40G有線網絡、LTE A無線網絡的無線L1基帶協處理，以及下一代系統加速與連接功能等高增長應用。新一代All Programmable FPGA在如下方面進行了重大提升： • 架構的提升可將資源利用率提高到90%以上，而針對布線能力進行精心優化的算法則可將設計收斂加快4倍。 • 針對系統優化的高速收發器具有無與倫比的第二代自適應均衡、低抖動特性，而且功耗最低。 • 存儲帶寬提高兩倍，而且大幅提升了數字信號處理和內置存儲器的性能。 第二代All Programmable 3D IC 賽靈思第二代3D IC將提供同構和異構兩種配置，可用于Nx100G/400G智能網絡、機架頂部數據中心交換器和集成度最高的ASIC原型設計等高增長應用。第二代All Programmable 3D IC在如下方面進行了重大提升： • 二級3D互聯，提供業界標準接口，芯片間帶寬提高5倍。 • 邏輯容量擴大1.5-2倍，收發器帶寬提高4倍，廣泛集成的內存與Interlaken連接功能、流量管理和數據包處理IP完美結合在一起。 • 協同優化設計工具，并通過增強型高度可擴展的算法、芯片內與芯片間路由功能以及自動設計收斂將集成度提高兩倍。 第二代All Programmable SoC 賽靈思20nm All Programmable SoC將異構處理內核和FPGA架構完美集成在一起，可加速關鍵處理功能。該器件可用于汽車、工業、科學、醫療等應用的異構無線網絡射頻、基帶加速與回程、數據中心安全設備和嵌入式視覺等高增長應用。第二代All Programmable SoC在如下方面進行了重大提升： • 增加處理系統和FPGA架構間的帶寬，以加速關鍵處理功能。 • 提供新一代I/O、收發器和DDR內存接口功能。 • 提供新一代模塊級功耗優化，以及先進的SoC級電源管理。 • 在近期ARM TechCon 2012大會上宣布的重大提升的基礎上進一步增強下一代的安全性。 與Vivado協同優化 與賽靈思突破性7系列28nm產品系列一同推出的Vivado設計套件，現針對20nm產品系列進行了進一步協同優化，這樣設計人員能夠： • 將LUT利用率提升20%，性能提升3個速度等級，功耗降低35%。 • 通過更快的分層規劃、分析布局布線引擎以及快速增量式工程變更通知單（ECO）支持，將設計生產力提升4倍。 • 配合C設計流程使用時，驗證運行時間縮短至原來的1/100以下，而且利用Vivado的IP集成器和封裝器實現IP重用可將集成速度加快4至5倍。 隨著產品系列的不斷推出，賽靈思還將發布不同系列產品的更多信息。賽靈思正同戰略客戶在20nm FPGA方面開展通力協作，并讓客戶有限度地參與產品定義與技術相關文件。 |
