|
自20世紀(jì)60年代以來(lái)。集成電路的發(fā)展一直遵循1965年Intel公司的創(chuàng)始人之一Gordon E．Moore預(yù)言的集成電路產(chǎn)業(yè)發(fā)展規(guī)律：即集成電路的集成度每3年增長(zhǎng)4倍．特征尺寸每3年縮小2倍。目前集成電路特征尺寸的減小導(dǎo)致電源電壓的降低，為了適應(yīng)集成電路的發(fā)展需求，不斷開發(fā)新的電路結(jié)構(gòu)以適應(yīng)在低電源電壓下應(yīng)用已成為唯一捷徑。是集成電路設(shè)計(jì)領(lǐng)域的發(fā)展趨勢(shì)。 本文提出了一種新的混頻器結(jié)構(gòu)——低壓低功耗混頻器。分別降低了跨導(dǎo)級(jí)、本振級(jí)與輸出負(fù)載正常T作時(shí)所消耗的直流電壓降．從而達(dá)到降低電源電壓的目的。 1 低壓低功耗混頻器電路設(shè)計(jì) 大部分混頻器基本上由3部分組成：跨導(dǎo)級(jí)、本振級(jí)與輸出負(fù)載級(jí)，為了使電路能夠正常工作，我們通常需要提供合適的電源電壓給各級(jí)品體管提供靜態(tài)偏置，通常所需最小電源電壓應(yīng)為各級(jí)晶體管正常T：作時(shí)的直流電壓降之和。因此，降低各級(jí)晶體管上的直流電壓降就可直接降低電源電壓，實(shí)現(xiàn)低壓低功耗混頻器的設(shè)計(jì)。 1．1跨導(dǎo)級(jí)和本振級(jí)直流電壓降的減小 低壓低功耗混頻器結(jié)構(gòu)如圖1所示。圖中跨導(dǎo)管輸出電流： 
將Vx代入(2)式，得：
可見．無(wú)尾電流源跨導(dǎo)級(jí)和本振級(jí)能實(shí)現(xiàn)本振信號(hào)和射頻信號(hào)的線性相乘，完成混頻功能。其中M5、M6管實(shí)現(xiàn)了本振信號(hào)和射頻信號(hào)的隔離。但在這里，卻成功的取消了M5、M6地管源極的偏置電流源。降低了跨導(dǎo)級(jí)的直流電壓降。
圖1 改進(jìn)型無(wú)尾電流源型混頻器 1．2輸出負(fù)載級(jí)直流電壓降的減小 混頻器的輸出負(fù)載通常有以下幾種實(shí)現(xiàn)方式：LC調(diào)諧網(wǎng)絡(luò)、多晶硅電阻、有源器件。電路在正常工作下，為了減小噪聲對(duì)混頻器后級(jí)中頻電路的影響，需要混頻器具有盡可能高的轉(zhuǎn)換增益．是提高輸出電阻是增大轉(zhuǎn)換增益的有效途徑。但是。大的輸出電阻將會(huì)產(chǎn)生較大的直流電壓降，如圖2所示。這對(duì)下端采用開關(guān)器件電壓工作的本振級(jí)，低的工作電壓將導(dǎo)致器件的開關(guān)性能下降，使得混頻器的性能隨著電源電壓的降低急劇下降。
圖2帶負(fù)載的無(wú)尾電流源混頻器 為了避免負(fù)載上的直流電壓降低制約電路性能，本設(shè)計(jì)采用了折疊級(jí)聯(lián)輸出負(fù)載網(wǎng)絡(luò)，M9、M10作為電流源，開關(guān)管輸出的電流經(jīng)折疊M11、M12輸出到負(fù)載電阻，如圖3所示。
圖3低壓低功耗混頻器 如果，合理選擇M11、M12兩管的尺寸，可以使A、B兩點(diǎn)的阻抗非常低，并A、B兩點(diǎn)的電壓擺幅很小從而讓電路中各節(jié)點(diǎn)的電壓擺幅不會(huì)受到負(fù)載電阻的限制。 當(dāng)不采用折疊輸出的情況下．M13-M14兩管輸出的溝道熱噪聲決定整個(gè)混頻器的熱噪聲性能。如采用折疊結(jié)構(gòu)后，雖然增加了兩個(gè)額外的噪聲源(M15、M16)，但是流過(guò)它們的電流很小，通常只需要：
其中Vin，inax表示混頻器最大輸入信號(hào)幅度。隨著A、B兩點(diǎn)的電壓擺幅的減小．電流源M9、M10對(duì)混頻器熱噪聲的影響迅速減弱。因此。盡管增加了兩個(gè)額外的噪聲源，但M15、M16兩管引入的噪聲與M9、M10管減小的噪聲相比可以被忽略，所以整個(gè)混頻器的噪聲仍得到了改善。公式(4)也意味著M15、M16兩管的輸出阻抗可以很大，將會(huì)有更多的信號(hào)電流流向負(fù)載電阻。所以，在輸出節(jié)點(diǎn)對(duì)線性度影響相同的情況下．改進(jìn)后的混頻器可以驅(qū)動(dòng)更大的負(fù)載電阻，從而最終提高了混頻器的轉(zhuǎn)換增益。混頻器的負(fù)反饋電阻工作在線性區(qū)的利用NMOS管M13、M14來(lái)實(shí)現(xiàn)，我們可以通過(guò)改變偏置電流源Igain時(shí)可以得到不同的電壓增益，從而實(shí)現(xiàn)增益可控制的目的。 2 電路的仿真與分析 為了驗(yàn)證我們?cè)O(shè)計(jì)的正確性，我們使用ADS進(jìn)行仿真。本論文提出的混頻器在TSMC 0．35μm CMOS工藝下仿真，電源電壓為1．5V，射頻頻率為2．4GHz，本振信號(hào)頻率為2．2GHz，輸出中頻信號(hào)頻率為200MHz。
圖4仿真結(jié)果 圖4為混頻器性能仿真電路，它們分別為轉(zhuǎn)換增益仿真電路、ldB增益壓縮仿真電路、單邊帶噪聲仿真電路和混頻器交調(diào)失真仿真電路。仿真結(jié)果表明，電路轉(zhuǎn)換增益為-10.5 dB，噪聲系數(shù)為20.648 dBm，1 dB壓縮點(diǎn)為-5.764dBm，三階輸入交調(diào)點(diǎn)為4.807 dBm．達(dá)到了設(shè)計(jì)的目的。 3 結(jié)論 本文主要?jiǎng)?chuàng)新是基于TSMC 0.35 μm CMOS工藝，利用改變電路的結(jié)構(gòu)原理．分別降低了跨導(dǎo)級(jí)、本振級(jí)與輸出負(fù)載正常工作時(shí)所消耗的直流電壓降，從而達(dá)到混頻器低壓低功耗應(yīng)用的目的。 作者：楊思軍 來(lái)源：《微計(jì)算機(jī)信息》(嵌入式與SOC)2009年第8-2期 |
