|
中國集成電路設計業從誕生至今近30年，經歷了最近10年的高速發展時期，然而，近年來全球半導體產業上游不確定因素增多，導致中國本土產業的未來發展線路變得愈來愈不明了，中國半導體行業協會IC設計分會的理事長，清華大學微電子/納電子學系的主任魏少軍教授在2012年中國IC設計公司成就獎頒獎典禮上，帶來了名為《半導體上游變色增速，中國集成電路設計業的應對策略》的精彩演講，針對中國數字電路設計行業分享了自己的看法。 半導體產業生態正發生最大變化 首先，魏教授分析了目前整個半導體產業的現狀，并指出“半導體產業生態正發生最大變化”。就全球來看，在整個半導體行業中，設計行業這一部分是發展最快的。而相較于全球設計行業，中國大陸的設計部分的增長更為迅速，但是其毛利率低下。據介紹，2011年中國集成電路設計全行業銷售額達到686.81億元，比2010年的549.1億元增長25.08%，這個數額占到全球集成電路設計業的比重從2010年的11.85%提升到2011年的13.89%，提升了大約2.04個百分點。而2000~2011年中國集成電路設計產業年均復合增長率為39%。中國集成電路設計業在全球產業中的地位排在美國和中國臺灣地區之后穩居第三位，已成為全球集成電路設計產業的重要產業集聚地。 中國大陸的設計規模仍然較小，與此同時，根據對全國105家較大規模設計企業的抽樣調查，這些企業的平均毛利率為27.62%，比國際公認的行業平均毛利率水平(40%)低了12.39個百分點。魏教授表示，在集成電路進入高成本時代的今天，沒有足夠的規模和毛利率空間，也就意味著企業的再投入能力不足。 再者，除了在通信領域中國設計企業的產品有了比較重要的突破之外，在微處理器、存儲器、可編程邏輯陣列、數字信號處理器等大宗戰略產品領域基本上沒有建樹。 在經歷了十幾年的高速發展以后，中國集成電路設計行業必須要思考幾個問題：首先，目前的產業發展趨勢還將持續多久？如果產業發展趨勢發生變化，未來產業的形態會呈現哪些新的特點？集成電路設計的發展又將遇到哪些挑戰？我們應該如何來應對？ 后摩爾時代對半導體產業的影響重大 最近幾年，“后摩爾時代”概念的提出應該再次提醒中國集成電路設計行業對未來發展的思考。雖然后摩爾時代的劃分，目前在國際上仍然沒有統一的認識，但是根據摩爾定律的定義出發，可以認為從22nm/20nm開始，我們將進入后摩爾時代，這里將有幾大時代標志必須引起注意：工藝技術的進步將出現放緩，技術和資金的雙重因素將導致這一升級過程拉長；工業界在22nm/20nm的基本器件結構上出現不同的聲音；基本器件結構及制造工藝從平面體硅向三維器件遷移。 具體來講，魏教授從工藝、芯片設計和產品形態三個方面進行了詳細的解釋。 工藝的發展線路不再清晰可見；而工藝的復雜度卻大幅提升；單個生產線的產能巨大；進而導致高額投資，生產線的投資將高達上百億美元，研發的持續投入將直追固定資產的投資。 單個芯片上可以繼承的晶體管數量巨大，將導致產品形態出現變化；采用更先進的工藝已經不能獲得成本優勢；低功耗成為集成電路技術的發展重點；應用、軟件成為集成電路技術的重要組成部分。 從產品形態看，通用器件、平臺化器件和大宗專用器件將成為主流；系統級封裝扮演重要的角色。 “性能、成本、功耗”在集成電路設計中是不可或缺的三大重要主線，提高性能，然后降低成本，接著降低功耗，這三者需要共同發展，同時三者又相互制約，如何在三者之中進行折衷設計是不變的追求。 而在所謂的后摩爾時代，“制造廠商成本持續攀升”將是我們面臨的首要難題，晶圓廠的建廠和運營成本隨著工藝難度的增加而猛烈地上升，舉例來說，在每個月4萬片晶圓的情況下，每個wafer的售價將達到1W美元，那么每個芯片的成本將會很高，如果沒有一個較高的售價，沒有一個足夠的毛利率空間，那將會很難做下去。 22nm以后，雖然性能還會進一步提升，但是每個邏輯門的成本是不降反生的，功耗也面臨同樣問題；而且設計成本也是很高的，魏教授預測，在16nm工藝節點，要開發一款芯片的費用有可能高達1.5~2億美元。 這里我們又將面臨一個問題，即在22nm以后，我們能否提供一個高性能、低成本、低功耗的解決方案？ 中國IC設計行業面臨六大挑戰 針對目前，全球半導體行業呈現的上述情況，魏教授認為中國IC設計行業面臨六大挑戰： 挑戰一：通用為王 在22nm節點，每平方毫米的平均邏輯門數量達到156.6萬個，利用率下降到57.45%；以20mm*20mm計算，單個芯片上可以集成6.26億個邏輯門，或25億只晶體管。這樣的芯片一定不會是專用集成電路，只可能是通用電路或平臺化電路，或數量巨大的ASSP，如移動通信終端芯片，或數字電視芯片等。 挑戰二：架構設計 目前，中國的IC設計還停留在以硬件為主導的階段，包括最有價值的部分也只停留在硬件上，設計工程師還沒有意識到“軟硬結合”和“應用導向”的重要性。我們必須改變我們設計中的慣有思路，傳統的軟硬件劃分準則不再有效，架構設計的內容包括芯片和芯片軟件，且這部分收益的比例將超過芯片本身。因此，將來IC設計一定是要在設計初始階段就加入應用層面的考量。 挑戰三：IP核是把雙刃劍 一方面隨著IP核在SoC中所占比例越來越高，價值越來越大，研發SoC技術含量將越來越低；另一方面，中國沒有自主可控的IP核，這樣，中國集成電路設計企業的基礎設計能力將持續下降。在強勁的市場需求推動下，企業的生存發展與自主可控關鍵IP核缺失這一矛盾將長期存在。 挑戰四：低功耗設計 半導體是減少功耗的關鍵，從現在到2030年，估計可以節約27%的能源。在熱電商節約的潛力是90%，在照明上的潛力是80%，在馬達控制上的潛力是40%。 挑戰五：基于新器件的設計 在過去的幾十年中，產業界和科技界從來沒有像今天這樣糾結和不知所措。在20/22nm工藝節點，除了英特爾已經明確使用FinFET外，代工廠還在猶豫是否采用這一技術。即使代工廠最終決定使用FinFET，也已經比英特爾落后了三年。 FinFET結構的制造復雜度很高，在高度、寬度和形狀上的微小差異將導致漏電流的巨大變化。這一點尚未有任何企業，包括英特爾對14nm FinFET的制造復雜度有足夠的了解。 挑戰六：設計與制造的新型關系 由于代工廠數量的減少，具有先進工藝節點產品的企業將和代工廠形成某種形式的捆綁，它們之間的關系變的微妙；一方面，在20nm和14nm，由于設計的復雜度，與工藝的相關性，產品成熟需要的時間等因素的影響，代工廠能夠同時支持的產品研發數量大大減少。另一方面，由于產品研發費用太高，設計企業也不太可能將一個成熟的產品輕易轉移到另外一個代工廠生產，這意味著，設計企業和代工廠之間的合作關系不會輕易改變。 代工廠將有選擇地和特定設計企業合作，主要考慮因素有：產品的盈利能力，設計企業的技術力量等；相應的，急劇上升的開發成本將使大多數設計企業不敢進入這一領域，具備實際能力的企業數量也不會太多。 六大挑戰的應對策略 提升基礎設計能力是根本，其中包括架構創新能力、電路設計和優化能力、軟件設計能力、工藝設計能力、IP核設計和優化能力，以及物理設計能力。 魏教授強調，在建立物理設計團隊時，應該正確認識工藝、設計和制造之間的關系。工藝設計逐漸成為芯片設計工程師的必備能力。通過工藝設計提升產品性能、降低功耗和提升成功率；芯片設計團隊必須對芯片制造過程有深入的了解，尤其是工藝參數在制造過程中的變化。這已經成為芯片設計工程師不可或缺的知識。 提升成品率將是代工廠和設計公司面對的重大挑戰。芯片設計工程師已經不太可能預測所設計的產品在最終生產過程中可能具有的成品率，許多原來屬于生產過程的問題已經遷移到設計階段，可制造性設計(DFM)和面向成品率的設計(DFY)成為必不可少的技術。因此，設計公司必須建立強有力的工藝和DFM、DFY工程專家隊伍。 IP核很重要，但是如何使用IP核更重要，最重要的是擁有自己的IP核。 另外，強化低功耗設計、采用SiP或MCP高密度封裝技術、高度重視軟件設計，以及可能出現的虛擬IDM。 最后，魏教授表示，中國集成電路設計業的發展充滿生機，今后幾年是發展的關鍵時機，必須時刻關注生態環境的演變。 注：魏少軍教授：中國半導體行業協會IC設計分會的理事長，清華大學微電子、納電子學系的主任、微電子學研究所所長和移動計算研究中心主任 |
