|
作者：飛兆半導體 鄒明璋, 李全章, 詹振輝 節能技術已是當今電子產業的關注點，尤其最受到矚目的是待機功耗。許多電子產品有相當比例的時間處于輕載或待機（空載）工作模式，因此，“能源之星”等規范標準在致力于提升電子設備所用電源適配器工作效能的同時，也注重提升輕載效能及降低待機功耗。為了降低待機功耗，來滿足最新的“能源之星”規 范，飛兆半導體已將許多全新省電技術與功能應用于反激式轉換器 (flyback converter)。根據實驗的結果，在交流輸入電源為230V情況下，將可以實現30mW極低的待機功耗。 本篇文章將探討一些創新技術，包括：內建高壓啟動電路、待機時的極端脈沖降頻模式（Deep Burst Mode）、極低的工作電流以及高壓組件放電 X電容技術 (Ax-CAP™)，以便節省放電電阻的功耗與使用，以上這些省電方法將使電源設計轉向低成本、省電和高效率的最佳電源解決方案。 簡介 美國能源之星(ENERGY STAR) 從2009 年1 月起，針對無載的電源消耗訂定了嚴格的規范，表一所列是在不同的額定瓦數下的詳細規定。 
表一、 EPS v2.0 無載時能源損耗標準 當前，能源之星規范已不足以作為新一代電子產品對節能的要求，世界大廠如蘋果、惠普和戴爾等響應環保議題，已經積極提出更為嚴苛的規范，對此，飛兆半導體已將無載損耗門檻降低至30mW。 圖一中為典型的反激式轉換器，下面分析電源轉換器在無載下的損耗。主要的損耗 (不含變壓器損耗) 包括了開關損耗(Switching loss) 以及由控制電路組件所造成的損耗。表二分別對這些主要損耗列出損耗估算式和一般的改進對策。
圖一、典型的反激式轉換器電路
表二、無載的主要損耗分析表(不含變壓器損耗) 這些主要的無載或極輕載損耗，如圖一所示將被劃分A、B和C三個區域來討論，應用飛兆半導體的創新技術，可分別降低這三部分的損耗。 首先為A區域，A區域里有消除電磁干擾的X電容器與并聯的安規放電電阻，基本上這器件的選用必須符合安規等式(1)，其中安規規定的放電時間須滿足于1秒 內；并聯接線方式勢必于安規電阻上會有電能的功耗，且與輸入電源電壓的平方成正比增加，這個功耗可利用等式(2)得知，例如當輸入電源為264V且放電電 阻為2MΩ時，將會有可觀的35mW在此區域消耗。
FAN6756使用創新的內部高壓器件對 X電容放電技術(Ax-CAP™)，消去放電電阻的功耗并不需此電阻的使用仍可通過安規認證。 在圖二中，當于無載或極輕載時拔去輸入電源插頭時，交流電壓(VAC)會保持在一個近似穩定的電壓加在X電容器兩端，FAN6756通過HV引腳的取樣邏輯去得知VAC 的電壓變化，這個邏輯電路內部設置有一個比較電壓 (VThreshold)去檢測是否VAC電壓值在芯片設定的延時時間（debouncing）內始終高于這個比較電壓 (VThreshold)，如果確認此時為拔插頭的狀況，FAN6756 將HV腳通過內部開關管連接至VDD，利用高壓啟動電流將X電容上的電荷釋放；此功能只在無載或極輕載條件下有效，而取樣邏輯的判斷時間約為40ms。
圖二 、拔去輸入插頭的相關電壓行為 從圖三中可得知HV引腳功能包括高壓啟動、輸入電壓取樣電路和X電容放電機制， M1開關是連接高壓和VDD之間的橋梁，由UVLO來控制。M1開關和R2路徑用來實現高壓啟動功能， M3開關是通過一個頻率信號控制來做輸入電壓取樣控制，R2和R1分壓形成一個輸入電壓 (VINAC)的取樣到比較器的反相輸入端；VINAC是用來偵測輸入電源的電壓值；VREF是用來做為放電判斷的參考電壓。假如VINAC總是高于 VREF，M2開關將被閉合，VDD電位將被放電到VDD_OFF，使得UVLO保護觸發，UVLO保護將打開 M1開關并關閉M2，HV引腳將從X電容汲取所需的啟動電流對VDD的電容重新充電，以達到放電功能。
圖三、HV引腳的邏輯電路圖 接下來介紹如何改進B區域的損耗，于B區域致力的目標是降低功率晶體管和 IC的功耗。功率晶體管主要功耗因素有VDD電壓、Burst的時間長短和開關頻率(FSW) 如等式(3)所示，在一般工作模式中(非保護模式)，FAN6756使用創新技術去產生極低的UVLO電壓約為6.5V，所以輔助繞組電壓設定將可大幅降低；其次將Burst時間延長，降低在無載或極輕載時的工作頻率與脈沖頻率(fBurst)使FAN6756進入極端脈沖降頻模式，進而降低開關損耗；另一方面在柵極無輸出的情況下讓IC的工作電流(IOP_Gate-off) 降低，以減少如等式(4)所示的IC靜態損耗。圖四為于高壓無載條件下的實際量測波形，輔助繞組電壓平均值大約為12V而柵極與柵極驅動 之間的距離大約為1.12秒，此種方法可以降低 B 區域**率晶體管和 PWM IC 的功耗。圖五定義出等式 (3) 與等式 (4) 中的相關參數。
圖四、輸入230 VAC 的無載測試波形 (Ch1-Gate Ch2-VDD)
圖五、等式(3) 與 (4) 的參數定義示意圖 最后部分為 C 區域的功耗改善方式。 FAN6756 的反饋電壓引腳 (FB)通過TL431與光耦合器獲得次級端的輸出電壓信息，以此信號決定柵極的占空比；如圖六所示，流經光耦合二極管的正向偏壓電流(IF)經過電流轉換比 (CTR)后，將可控制初級端的反饋電流 (IC)。
圖六、 次級端電壓調變(Secondary-side Regulation)電路 在無載條件下反饋電流 (IC)將呈現最大值，因為于此情況下會有最高的輸出電壓，進而引起最大的正向偏置電流于次級端，如果想減少反饋環路 (C區) 的無載功率損耗，勢必需從PWMIC 本身來消減此功耗。 如何消減功耗呢？圖七所示為光耦合器 (PC-817) 的電壓-電流曲線，如果可以把反饋電流 (IC) 降至比0.5毫安或更低，這光耦合器 (PC-817) 將被迫工作在非線性區域，甚至進入“死區”。 FAN6756 依上述原理, 于無載情況下通過飛兆半導體的專利技術降低反饋電流 (IC) 的大小，使光耦合器幾乎工作于非線性區，進而降低反饋環路的功耗。
圖七、光耦合器 (PC-817) 電壓-電流曲線 于無載情況下，FAN6756切換其內部的反饋阻抗 (ZFB)，要減少反饋電流 (IC) 便必須將反饋阻抗(ZFB) 切換到大阻抗值，使光耦合器 (PC-817) 進入到非線性區，此方法亦可遲緩電壓反饋響應，進而增加柵極驅動脈沖時間間隔 (tBurst)；間接降低 B區域的功率晶體管功耗，等式(5)所示為光耦合器于次級端的功耗表示式。
從圖八邏輯電路圖中，可得知如何去開關反饋阻抗 (ZFB)；于無載條件下，反饋電壓值將與內部的 VREF1與VREF2作比較，若反饋電壓小于VREF1，邏輯電路將會關閉柵極并將反饋阻抗 (ZFB) 開關至高阻抗值；反之當反饋電壓大于VREF2時，邏輯電路將反饋阻抗 (ZFB) 切換回低阻抗值并使柵極繼續輸出，目的是使光耦合器于柵極將輸出時可工作于正常的工作區域。
圖八、反饋阻抗(ZFB)的開關邏輯電路圖 FAN6756 與 FAN6754無載損耗計算實例 將飛兆半導體新、舊PWM IC：FAN6756 與FAN6754 置于相同的測試板上 (其額定輸出電壓/電流規格為19V/3.42A)，量測無載時與輸入電壓為230V時的相關參數值，并將這些實測參數帶入表一中所提的無載損耗計算式， 可得到如表三所計算的損耗值。以前的 PWM IC (FAN6754) 并沒有集成飛兆半導體的創新節電技術，所測得的無載損耗為 73mW。
圖九、輸入230 VAC 的無載測試波形 (Ch1-Gate Ch2-VDD)
表三、FAN6756 與 FAN6754 無載的主要損耗計算表(不含變壓器損耗) 結論 本文章探討FAN6756降低電源供應器整體待機功率損耗的方法。首先以數學表示式大約表示出主要的開關損耗和控制電路損耗，進而確認降低開關頻率 (FSW) 與增加柵極脈沖時間 (tBurst) 為降低功率晶體管功耗的主要對策，接著導入多項飛兆半導體創新的專利技術去實現更低的整體待機損耗。最后，應用于一款實際的交流反激式轉換器系統中，其額定輸出電壓/電流規格為19V/3.42A，在230V 交流輸入且于輸出無載時，輸入功率只有30mW。 |
