|
Altera公司今天（9月6日）公開了在其下一代20-nm產品中規劃的幾項關鍵創新技術。延續在硅片融合上的承諾，Altera向客戶提供終極系統集成平臺，以結合FPGA的硬件可編程功能、數字信號處理器和微處理器的軟件靈活性，以及面向應用的硬核知識產權(IP)的高效。Altera在20 nm的體系結構、軟件和工藝的創新，能支持更強大的混合系統架構的開發，帶來性能、帶寬、集成度和功效的新的提升。 Altera的20-nm混合系統架構包括40-Gbps收發器技術、下一代精度可調數字信號處理(DSP)模塊體系結構以提供高達5 TFLOP（每秒5萬億次浮點運算）的IEEE 754標準浮點運算性能、異質混合3D IC技術即通過創新的高速互聯接口來集成FPGA和用戶可定制HardCopy ASIC，或者集成包括存儲器、第三方ASIC、光接口等在內的各種技術。Altera是業界唯一能夠在一個器件中集成FPGA和ASIC的公司。 20-nm混合系統架構在功耗管理方面繼續創新，包括自適應電壓調整、可編程功耗技術、以及工藝技術優化等，使得Altera器件功耗比前一代降低了60%。 異質混合20-nm系統的開發通過全功能高級設計環境得以實現，這一設計環境包括系統集成工具(Qsys)、基于C的設計工具(OpenCL™)以及DSP開發軟件(DSP Builder)。Altera持續關注通過增強其開發工具以在20nm實現業界最快的編譯時間，來提高設計人員的效能。 Altera研發資深副總裁Bradley Howe評論說：“下一代通信、網絡、廣播和計算應用設計人員在擴展帶寬、提高性能以及降低功耗方面面臨越來越大的需求。我們在20 nm的創新使我們能夠交付非常高效、非常靈活的混合系統架構，利用20-nm FPGA最新工藝技術提供高度優化的專用電路。其結果是該器件以最低功耗提供業界水平最高的IC集成度、性能和帶寬。” Altera下一代器件采用TSMC的20-nm工藝技術和業界最高的系統集成度，并包括硬核ARM處理器子系統。20-nm 片上系統(SoC) FPGA為客戶提供了從28-nm到20-nm的軟件移植途徑，同時將處理器子系統的性能提高了50%。 即將實現的創新包括： 最高串行帶寬：40-Gbps芯片至芯片和28-Gbps背板收發器 Altera 20 nm收發器技術創新將實現業界最大串行帶寬，支持向100G背板和400G系統的發展。20-nm器件包括驅動CEI-25G-LR和以太網4x25G背板的28-Gbps收發器，面向芯片至芯片或者芯片至光模塊連接而設計的40-Gbps收發器。Altera在20 nm實現的收發器技術創新成為開發兼容CEI-56G收發器的基礎，為驅動下一代400G光網絡、400G線路卡等提供連接能力。 具有高速芯片至芯片接口的異質混合3D IC 在20 nm，Altera將引入創新的高速芯片至芯片接口，用于在一個3D封裝中集成多個管芯。采用這一創新接口，Altera能夠交付面向客戶的異質混合3D系統，該系統可集成FPGA和用戶定制的HardCopy ASIC，或者包括存儲器、第三方ASIC和光接口等各種其他技術。借助FPGA、HardCopy ASIC或者第三方ASIC的集成，Altera能夠提供10倍于任何28-nm產品系統集成度的單器件解決方案。Altera的異質混合3D IC將采用TSMC的的芯片-晶圓-基底 (CoWoS) 集成工藝進行制造。利用這些器件，開發人員可大幅度提高系統集成度和系統性能以突出產品優勢，同時還可以降低系統功耗，減小了電路板空間，并降低系統成本。 業界性能最好的DSP，帶來最高TFLOP/W Altera在20-nm器件刷新了業界的TFLOP/W基準。下一代精度可調DSP模塊增強技術實現了5 TFLOP（每秒5萬億次浮點運算）的IEEE 754標準浮點運算性能。在此性能水平上，Altera 20-nm器件的每瓦TFLOP要比競爭FPGA高5倍。結合了最具效能的OpenCL C設計流程、ARM硬核處理器子系統以及最高的TFLOP/W的硅片效率，Altera的20-nm器件提供了終極異質混合計算平臺。 Altera目前正在與客戶溝通20-nm產品，并與客戶共同討論產品的發展路線。www.altera.com.cn/20nm可提供Altera 20-nm產品的更多信息。位于www.altera.com.cn/20nm_innovations的白皮書則討論了Altera 20-nm的創新技術。讀者如果需要了解Altera 20-nm產品的更新，或者討論在下一代系統中應用Altera解決方案的優勢，可以聯系當地的Altera銷售代表。 |
