為了檢驗FB#2的一階分析情況，我們可采用如圖10.21所示的Tina SPICE電路。再者，為了便于分析，我們將CL設置為10GF，因此對各種相關的頻率而言，CL都等同于短路狀態。但是，在開展AC分析前，仍允許 SPICE 查找到相應的 DC 工作點。Tina SPICE仿真的結果如圖10.22所示。FB#2 1/β曲線正如當fza= 19.41Hz以及高頻1/β =10.235dB 時，采用一階分析推算出來的結果一樣。另外，我們也繪制出OPA177 Aol曲線，以弄清楚在高頻率時，FB#2將如何與其相交。
圖 10.22 FB#2 1/β曲線：發射極跟隨器 如果推算的FB#1和FB#2的疊加結果會產生所需的最終1/β曲線，那么我們將通過如圖10.23所示的Tina SPICE電路，開展分析工作。我們還可通過Tina SPICE電路，繪制出Aol曲線、最終的1/β曲線以及環路增益曲線。
圖 10.23 最終環路增益分析電路：發射極跟隨器 從圖10.24中，我們可以看出，分析結果驗證了我們所推算的最終1/β曲線。在環路增益為零的fcl處，推算的接近速率為20dB/decade。
圖 10.24 最終1/β曲線：發射極跟隨器 最終電路的環路增益相位曲線（采用FB#1和FB#2）如圖10.25所示。相移從未下降至58.77度以下（ 如為當頻率為199.57kHz時的情況） ， 而且， 在fcl處（ 頻率為199.57kHz），相位裕度為76.59 度。
圖 10.25 最終環路增益分析：發射極跟隨器 我們將采用圖10.26中的Tina SPICE電路，對我們的穩定電路進行最后的檢驗——瞬態穩定性測試。
圖 10.26 最終瞬態穩定性測試電路：發射極跟隨器 圖10.27中最終電路瞬態穩定性的測試結果符合我們其他所有的推算結果，從而研制出一款性能優良、運行穩定的電路。而且，我們可以信心十足的將這種電路投入量產，因為它不會發生故障或在實際運行中出現異常。
圖 10.27 最終瞬態穩定性測試：發射極跟隨器
圖 10.28 最終Vout/Vin傳輸函數電路：發射極跟隨器 通過圖10.28中的Tina SPICE電路，可驗證我們對Vout/Vin的推算是否正確。從圖10.29中，我們可以看出，Vout/Vin的測試結果與我們推算的一階分析結果一致，具體表現為：當頻率為625.53Hz時，單極點開始下降。而且，當頻率約為200kHz（此時，FB#2與OPA177 Aol曲線相交）時，出現第二個極點。
圖 10.29 最終Vout/Vin傳輸函數：發射極跟隨器 圖10.30總結了一種易于使用的漸進式程序。這種程序輕松地將具有雙通道反饋的RISO電容性負載穩定性技術應用于雙極發射極跟隨器輸出運算放大器上。 1) 測量運算放大器的 Aol 2) 測量運算放大器的 Zo，并在圖上繪制出其曲線 3) 確定 RO 4) 創建 Zo 的外部模型 5) 計算 FB#1 低頻 1/b：對單位增益電壓緩沖器而言，該值為 1 6) 將 FB#2 高頻 1/b 設置為比 FB#1 低頻 1/b 高 +10dB（為獲得最佳的 Vout/Vin 瞬 態響應并實現環路增益帶寬內相移量最少） 7) 從 FB#2 高頻 1/b 中選擇 Riso 以及 RO 8) 從 CL、Riso、 RO 中，計算 FB#1 1/b fzx 9) 設置 FB#2 1/b fza = 1/10 fzx 10) 選擇具有實際值的 RF 和 CF，以產生 fza 11) 采用 Aol、1/b、環路增益、Vout/Vin 以及瞬態分析的最終值，運行仿真以驗證 設計的可行性 12) 核實環路增益相移的下降不得超過 135 度（>45 度相位裕度） 13) 針對低噪聲應用而言：檢查 Vout/Vin 扁平響應，以避免增益驟增
圖 10.30 具有雙通道反饋的RISO補償程序：發射極跟隨器
圖 10.31 雙通道反饋和BIG NOT 當運算放大器采用雙通道反饋回路時，有一種異常重要的情況需要避免，那就是“BIG NOT”。如圖10.31所示，存在能夠產生反饋回路的運算放大器電路（反饋回路導致了BIG NOT），這可從包括有效1/β斜坡（從+20db/decade驟變為–20dB/decade）的最終1/β曲線中看出。這種快速變化意味著在1/β曲線中存在復共扼極點，因此，也意味著在環路增益曲線中存在復共扼零點。當處于復合零點/復合極點的頻率時，復合零點和極點產生了±90度的相移。同時，在復合零點/復合極點附近的相位斜坡在頻率發生位置的窄頻帶，可在±90度至±180度之間變化。出現復合零點/復合極點將在閉環運算放大器響應中導致增益的驟增。這種現象會造成負面的影響，尤其是對于功率運算放大器電路而言，更是如此。
圖 10.32 以圖表的形式創建BIG NOT 讓我們回到圖10.17 OPA177 Aol曲線上的FB#1和FB#2標繪點，只要改變如圖10.32所示的fza的位置，就可輕而易舉的創建BIG NOT。在fcl處，按照以往接近速率的情況，顯示這種電路的運行是穩定的——但是，果真如此么？在圖10.33中，我們改變了同時用于分析FB#1和FB#2的Tina SPICE電路，以創建如圖10.32所示的BIG NOT。將CF由82nF調整為220pF，以便于將fza移到所需的BIG NOT創建位置。
圖 10.33 環路增益分析電路：BIG NOT
圖 10.34 1/β曲線：BIG NOT BIG NOT的1/β曲線與OPA177 Aol曲線一起在圖10.34中標繪出來。在fcl處，出現了20dB/decade的接近速率。但是，請注意在BIG NOT 1/β曲線中，斜率有一個急劇的變化——從+20dB/decade變為–20dB/decade。然而，這種1/β曲線的急劇變化并非是一件好事，為此，我們應質疑這種電路的穩定性。 圖10.35中BIG NOT電路的環路增益曲線表明相移幾乎達到了180度（當頻率為1.034kHz時，大于167度），這意味著當頻率為1.034kHz 時，我們僅與180度的相移相距約13度。同時，請注意觀察在這同一區域，環路增益是如何向下朝著零點環路增益急劇形成尖峰的。同樣，在fcl處，有著充足的相位裕度。但是，我們還是會問，這種電路運行穩定么？
圖 10.35 環路增益分析：BIG NOT 于是，假設我們在穩定性分析技巧方面毫無經驗（事實上并非如此），接著構建這款BIG NOT電路。我們期望了解實際應用中的瞬態穩定性會是如何開展的。通過圖10.36中的Tina SPICE電路，我們可以看到，如果我們將該BIG NOT電路投入量產，再將其投入實際的應用中，會產生什么結果呢？
圖 10.36 瞬態穩定性測試電路：BIG NOT 千萬不要告訴您的上司，我們將該電路投入了量產，否則情況會更糟糕�？蛻羰盏侥l送的、內置這種電路的設備后，發現有時向電路供電或當其他負載突然饋入該參考緩沖電路時，會出現奇怪和間歇性的問題。這是更新我們的歷史參數的適當時候嗎？盡管該電路不是振蕩器，但是，如圖10.37所示來自瞬態穩定性測試中過度的振鈴和很長的建立時間意味著電路處于穩定的邊緣上。根據BIG NOT出現的位置，振動器振鈴的持續時間和振幅更容易變得比本例所述的情況還糟。從電路板和系統層面來考慮，我們將這種電路定義為“不穩定”，尤其是當我們的分析工作未涵蓋實際應用中的寄生效應時，情況更是如此（這些寄生效應出現在PCB布局、組件容差、運算放大器參數容差以及組件和運算放大器參數的溫度變化等方面）。令人感到欣慰的是，我們只將該電路投入“虛擬”的量產，而相應的將我們的具有雙通道反饋的RISO應用到即將投入實際使用的電路。
圖 10.37 瞬態穩定性測試：BIG NOT CMOS RRO: 具有雙通道反饋的RISO 我們選擇用于分析具有雙通道反饋的RISO 的CMOS RRO 為OPA734，具體情況請參閱圖10.38。OPA734是一款低漂移、低輸入失調電壓的運算放大器，其能在+2.7V～+12V的電壓范圍內工作。這種極低的漂移（0.05uV/C）加上其超低的初始輸入失調電壓（1uV），使OPA734成為了單電源應用中理想的參考緩沖放大器。由于這并非是軌至軌CMOS輸入放大器，因此，我們有必要觀察輸入電壓范圍的技術規范[（V–）–0.1V至（V+）–1.5V]。
圖 10.38 CMOS RRO運算放大器的技術規范 典型的CMOS RRO等效電路圖如圖10.39所示。從圖中可以看出，運算放大器的輸出端連接至MOSFET的漏極。這種漏極輸出運算放大器具備一個Zo（同時具有阻性和容性的特點），要求我們運用某些相對于雙極發射極跟隨器略有不同的分析技術，如具有雙通道反饋的RISO電路示例。
圖 10.39 典型的CMOS RRO運算放大器拓撲結構 從圖10.40中我們可以看出，CMOS RRO參考緩沖電路的外觀與雙極發射極跟隨器示例中所采用的電路外觀一模一樣。在本應用示例中，我們采用電壓為5V的單電源，對2.5V的參考電路（該電路的電壓值低于輸入電壓范圍的技術規范[輸入電壓范圍：5V–1.5V =3.5V]）進行緩沖。由于為了獲得良好的穩定性，在高頻時FB#1和FB#2將提供所需要的反饋，因此，在Vout處，可獲取準確的參考電壓。Riso將使兩條反饋電路單獨運行，互不干擾。
圖 10.40 具有雙通道反饋的RISO：CMOS RRO 由于在本應用示例中，我們采用的是單電源，因此，我們將運用一些新技巧來獲取如圖10.41所示的空載Aol曲線。首先，我們需要確保在開展DC工作點分析之后的OPA734輸出信號處于工作的線性區域。通常來說，由于運算放大器的飽和輸出信號并非處在工作的線性區域，因此，其未能提供恰當的AC性能。對于大多數運算放大器宏模型來說也是如此。在DC狀態時，LT為短路而CT為開路。OPA734的非反相輸入限制為Vs/2 (2.5V)。因此，輸出將為Vs/2 (2.5V)。如圖所示的RL接線方式，在運算放大器的輸出端不存在DC負載。RL以及LT為低通濾波器函數提供了一條AC通道。這樣，在反饋電路中，就可使 DC處于短路狀態而AC處于開路狀態。務必提請注意的是，在進行AC分前，SPICE必須開展DC閉環分析，以找到電路的工作點。另外，RL以及CT為高通濾波器函數提供了一條AC通道，這樣，使得我們能將DC開路電路和AC短路電路一起并入輸入端。而且，LT和CT按大數值等級選用，以確保其在各種相關的AC頻率時，電路短路和開路情況下的正常運行。
圖 10.41 Aol測試示意圖：CMOS RRO 從Tina SPICE仿真測量得出的OPA734 Aol曲線如圖10.42所示。測得的單位增益帶寬為1.77MHz。
圖 10.42 Aol測試結果：CMOS RRO
圖 10.43 由Zo、CCO、 RCO、CL改變Aol效應的TINA電路 |
