|
摘要：介紹了高速PCB設(shè)計中的信號完整性概念以及破壞信號完整性的原因!從理論和計算的層面上分析了高速電路設(shè)計中反射和串?dāng)_的形成原因!并介紹了IBIS仿真。 隨著半導(dǎo)體技術(shù)和深壓微米工藝的不斷發(fā)展，IC的開關(guān)速度目前已經(jīng)從幾十MHz 增加到幾百MHz，甚至達(dá)到幾GHz 在高速PCB設(shè)計中，工程師經(jīng)常會碰到誤觸發(fā)、 阻尼振蕩、 過沖、 欠沖、 串?dāng)_等信號完整性問題。本文將探討它們的形成原因、計算方法以及如何采用IBIS仿真方法解決這些問題。 下載全文： 
高速電路的信號完整性分析.pdf
(199.69 KB)
|
| 學(xué)習(xí)下 |
| 好資料 |
| 高速電路的信號完整性分析.pdf (199.69 KB, 下載次數(shù): 84) |
| 謝謝分享 |
