|
相關媒體的調查結果顯示，EMI/抗干擾設計、電源管理、信號處理、無線/RF設計、嵌入式應用軟件、低噪聲電路設計、PCB設計是工程師在系統設計過程中面臨的關鍵設計挑戰。在此，我們邀請了EMI/抗干擾設計、電源管理以及PCB設計領域的幾位業界專家，請他們分享一些設計心得和技巧。 電源管理的關鍵是降低功耗 1．從系統層面管理功耗和效率 不同終端產品對電源管理技術的要求千差萬別。以便攜電源產品為例，便攜式產品集成的功能越來越多，而由于空間的限制，要求芯片級產品具有更小的體積，更高的集成度，更少的外圍器件。這就意味著電源管理IC要應對電池使用時間、高集成性、可靠性、外形因子以及成本等方面的挑戰。ADI公司電源管理部門市場工程師張潔萍強調，目前便攜產品的電源管理系統仍存在一些技術上的難題，主要體現在：如何提高電源效率；平衡效率與尺寸：提高頻率可以使用較小的電感，從而有效減少PCB面積，但提高頻率的同時，也會降低系統的效率；RF和音頻線路則要求電源管理系統具有更低的噪音和更高的隔離。 另外，高效、節能、環保是未來產品發展的趨勢，如何提高系統電源的效率是廠商們所關心的問題之一。電源管理技術供應商已不僅僅局限在電源技術本身，從而形成了對更多的系統級知識的要求，比如對系統級信號處理技術的把握，以及電源管理和信號處理的結合，因此，實現在整個信號鏈上管理功耗和效率變得越發關鍵。 針對以上的困難及挑戰，ADI公司為當今低功耗應用提供高度集成、高能效、PCB面積需求更低的電源管理解決方案，可幫助系統架構師設計高能效電源系統。ADI產品的優勢在于頻率高、體積小、效率高、集成性強、噪聲低、靜態電流低、動態電壓可調和靈活的接口。這些優勢很好地解決了當今低功耗系統的電源挑戰。同時，ADI公司通過改進功率器件工藝進而提高電源管理產品的效率。另外，從系統角度出發，符合系統應用及工作狀態的控制方式極大地提高了系統效率。控制器件通過檢測系統的工作狀態，動態地調節輸出電壓來達到效率優化的目的。隨著系統容量的不斷擴充、電源的通道數增加，控制器件通過檢測輸出功率、調節輸出通道的開通與關斷來達到提升系統效率的目的。最后，ADI對前沿工藝大膽嘗試，在集成度及功率密度等方面具有領先優勢，如將多裸片集成封裝，集成MOS采用特殊的溝道方式等。 張潔萍補充說，開發人員在選擇方案及元器件時還應考慮一定的冗余度、可擴展性、前瞻性。元器件在滿足功能的條件下，在具有足夠的可靠性的同時，完善的保護性能也是應該考慮的因素。 2．改善智能手機系統功耗的途徑 智能手機設計人員和半導體廠商一直在探討如何讓有限的電池容量提供更長的工作時間。延長智能手機工作時間的最簡單方法是提高電池容量。但是，功能手機的電池容量已經從500mAh提高到接近2000mAh。由于空間有限，要進一步將電池容量增加到2000mAh以上已經不太可行。雖然大多數新型智能手機的電池材料是鋰離子聚合物，相比之前的產品具有更高的電量存儲密度，但是仍不足以滿足電量消耗要求。 在當前的電池解決方案中，除了增加電池體積來獲得更多能量之外，還可以拓寬電池的工作電壓范圍，以便釋放更多的能量。例如使工作電壓范圍拓寬到從2.5V至4.325V。看起來這是個很好的想法，但其實并不盡然。現今手機電池的最小輸出電壓約為3.2V至3.3V，因為RF PA或存儲器芯片等外設器件仍然只能工作于3.2V或更高電壓。如果電池工作電壓降至2.5V，則需要使用外部升壓方式將電池電壓從2.5V提升至3.3V。這會增加電路板面積并提高BOM成本。另一個考慮因素是升壓轉換器的效率，其典型值在80%左右。如果電池的工作電壓范圍拓寬，則可多獲得10%～15%的能量。整個系統實際可以多獲取8%至12%的能量。 能夠為電池單元提供更大電量容量的其它新材料正處于研究之中，但是距離真正上市階段仍然有很長的路要走。如何減小智能電話系統的功耗，仍然是所有電話制造商面對的挑戰。 飛兆半導體公司高級市場業務推廣經理李文輝認為，在智能手機中，電源管理集成電路（PMIC）是非常關鍵的元件。通過使用先進的制造技術，PMIC已經能夠處理不同輸出電壓/電流要求中的更多電源軌。但是，處理3A以上的大電流輸出電源軌并不容易。根據目前單獨應用處理器（AP）或高級基帶處理器（BB）的發展，ARM平臺中的多核應用成為主流。這些多核處理器工作于低電壓和大電流（3A或以上）條件。處理器制造商還在工作電壓控制中集成了節能技術。在輕負載條件下，處理器工作于更低的Vin范圍，以達到節能的目的，因而需要使用一個帶有動態電壓調節（DVS）的外部降壓轉換器。 3．利用變速電機驅動器節省電力 實現更大的節能始終是電源管理的一個重大挑戰。在諸如泵、空調、冰箱、洗衣機、電梯和傳送機等各種應用中的電機，幾乎消耗了地球上一半以上的電量。大多數這樣的設備都由感應電機運行，因為它們采用是低成本機電驅動器，僅能以全速或者不運行兩種方式控制電機，因此將消費大量電能。當采用永磁同步電機（PMSM）時，可以很方便地轉為變速運行模式，從而盡可能多地節省電力。 變速驅動器額外的優勢還包括更低的聲音和電噪聲，以及更低的振動水平。在一些例子中，可以采用帶有開/關驅動的更小型、更大功率的電機。精確控制電機的能力也允許設計者采用新的特點或性能，從而對市場上的產品進一步的細分。 IR亞太區銷售副總裁潘大偉表示，設計人員非常希望在下一代應用中采用變速電機驅動器。但與傳統的開/關通用電機相比，變速電機需要更精密的驅動和控制電路，并要增加設計工藝的復雜性。因此，我們需要一種新的方法，利用變速電機驅動設計和運行，降低成本、時間和風險。為滿足這些需求，國際整流器公司（IR）開發了適用于電機控制應用的iMOTION平臺。iMOTION為設計者提供與IP和軟件工具相兼容的硬件模塊功能，這些工具可以迅速整合起來創建一個專用的變速電機驅動。 設計的核心是一個整合了一個稱為運動控制引擎（MCE）的IP模塊的專用控制IC，它采用了在硬件中進行閉環控制所需的所有控制元件，因此省去了產品設計者進行軟件開發的責任。支持空間矢量PWM和電機電流反饋接口的運動硬件外設以及用于并行多回路控制的流量控制邏輯也可以單片執行。在邏輯硬件中還包括閉環速度控制和閉路電流控制的同步執行。設計者可以快速的優化IC，以適應所選電機的參數和采用PC軟件工具的其它系統參數，提供一個配置內部寄存器的界面。 4. 工業類嵌入式產品的低功耗需求 隨著半導體技術和相關應用水平的迅速提高，近幾年，在工業類嵌入式應用中，低功耗也逐漸成了一個普遍要求。除了傳統的工業手持式設備，如手持式測試類儀器，手持式人機交互設備，一些新興的應用，如樓宇自動化，家庭智能化，智能電網，金融終端等應用也越來越多地將低功耗納入設計需求。飛思卡爾中國區32位MCU FAE團隊負責人張瑞介紹說，飛思卡爾半導體Kinetis系列微處理器就是一款針對工業類嵌入式的32位微處理器。它是全球第一款采用最新ARM Cortex-M4內核的芯片。這款采用Cortex-M4內核的Kinetis微處理器系列在低功耗方面實現了突破。 Kinetis系列采用了在中低端微處理器中很少見的90nm工藝，片內Flash更是采用了90nm TFS技術，相比傳統工藝可以降低約1/3動態功耗。智能功耗管理控制器降低動態功耗和漏電流。增加了4種全新的功耗模式，客戶可以根據應用需求更靈活地選擇功耗模式，從而達到降低功耗的目的。超快的喚醒時間： Kinetis系列微處理器從Low Leakage Stop模式喚醒，僅僅需要4微秒。 電磁干擾的來源和解決方法 1．觸摸屏電磁干擾源分析和應對 當今廣泛用于便攜式設備的投射式電容觸摸屏，很容易受到電磁干擾的影響。Silicon Labs公司應用工程師Vadim Konradi指出，來自內部或外部的干擾電壓會通過電容耦合到觸摸屏設備，這些干擾電壓引起觸摸屏內的電荷運動，可能會對手指觸摸屏幕時的電荷運動測量造成混淆。因此，觸摸屏系統的有效設計和優化取決于對干擾耦合路徑的認識，并對其盡可能進行消減或補償。 干擾耦合路徑涉及到寄生效應，例如變壓器繞組電容和手指-裝置間電容。對這些影響進行適當的建模，可以充分理解和認識到干擾的來源和大小。 對于許多便攜式設備來說，電池充電器構成觸摸屏主要的干擾來源。當操作人員用手指接觸觸摸屏時，所產生的電容使得充電器干擾耦合電路得以關閉。充電器內部屏蔽設計的質量以及是否有適當的充電器接地設計，是影響充電器干擾耦合的關鍵因素。 2．解決高精度ADC設計干擾問題 高精度ADC設計中主要問題來自空間輻射干擾和來自電源的EFT干擾。空間輻射干擾會對24位高精度ADC帶來性能上的損失，甚至讓AD轉換結果完全無效。EFT干擾則會導致MCU產品出現功能失常，甚至死機。 芯海科技產品研發中心總監劉小靈指出，空間輻射對高精度ADC的干擾，需要通過產品的外殼屏蔽和PCB布局技巧來解決。當然，芯片內部的處理會比前兩者更重要。因為完全屏蔽空間輻射對于大多數產品而言，成本過于高昂，但是芯片內部電路設計上，通過對采樣速度、偏置電流和系統功耗的折衷，就能較輕松地處理好抗干擾問題。 EFT干擾的處理也類似，除了系統級防護之外，芯片內部設計尤為重要，芯海科技目前設計的通用8位Flash MCU產品CSU2112，其ESD可以通過HBM 8KV測試，EFT可以通過4.8KV測試，達到業界領先水平。在LED調光產品、小家電控制產品這些強電應用場合，無需完善的外殼屏蔽即可輕松通過EMC/EMI測試。這都要歸功于芯片內部抗干擾電路，通過設計技巧，可以把干擾的能量和正常的能量進行區分，并有針對性地泄放來自電源的非正常脈沖干擾。 優化PCB設計的要素 1．數模混合PCB設計的挑戰及對策 數模混合設計一直是PCB設計的難點。模擬信號是指信息參數在給定范圍內表現為連續的信號，或在一段連續的時間間隔內，其代表信息的特征量可以在任意瞬間呈現為任意數值的信號。模擬信號很容易受到干擾，開關電源、時鐘信號、數字信號都是干擾模擬信號的罪魁禍首。漢普電子技術總監武凌燕介紹了該公司在數模混合PCB設計領域積累的一些設計經驗。 電源的處理：數字電源模擬電源分離，模擬電路部分一般建議使用線形電源（LDO），如果模擬電源電流比較大，而LDO的效率低下導致的發熱無法解決的話可以使用開關電源，但是必須注意良好的濾波甚至使用CLC的濾波電路或者使用電源濾波器等。 地的處理：關于數字地模擬地是否分離這一問題有很多爭論。個人認為，哪種方式都可行，應該更多地關注模擬信號的回路和數字信號的回路是否在各自的區域獨立。模擬地是模擬信號的回路，數字地是作為數字信號的回路，那么不同的回路應互不干擾地工作才能最大地降低數字對模擬的干擾。 分區及強弱信號：要避免數字信號在地模擬區域上跨越，也要避免模擬信號在數字區域跨域。另外，模擬電路部分也會存在一些弱信號（弱電流）和一些強信號（強電流）的區分。在布局布線時，應該考慮供電電源和大電流信號強信號形成低阻抗的路徑。弱信號地做單點接地處理以降低干擾。 時鐘的設計處理：在許多數模混合電路設計中，DAC、ADC的參考時鐘或者采樣時鐘是非常重要的。時鐘屬于數字信號，它有非常大的干擾作用，所以時鐘信號不能和模擬信號混合在一起。時鐘抖動的性能也決定著DAC、ADC的性能。在硬件設計上，選用時鐘分配器，甚至使用數字PLL時鐘輸出TCXO、OCXO這一類高質量的時鐘源都能有效地優化時鐘抖動。避免多個負載也是非常有效的方式。在PCB設計中，應保證時鐘信號的阻抗連續，降低布線的分布寄生電容（盡量減少過孔，時鐘布線盡量短）。 2．一體化開發平臺實現高效設計 在電子產品設計領域的普遍情況是，都是關注于某一技術片斷，例如EMI、低功耗設計、信號處理、嵌入式軟件開發、FPGA應用等。但這些技術本身并不能形成最終的電子產品，如果仔細審視一下電子產品的整個誕生過程，就會發現設計人員所承擔的工作，本質上是一個數據加工的過程。這個過程需要這些數據作為輸入：從公司的市場策略所獲得的產品功能定義，財務成本的考慮、市場競爭性能力，當然還要選擇功能、品牌、性能各異的各種元器件，然后設計出原理圖、PCB版圖，編制開發嵌入式軟件等。輸出的也是數據：電子產品加工、生產、裝配所需要的數據，例如光繪文件、打孔文件、裝配圖和裝配清單等，提供元器件采購、物料管理的BOM及文件存檔需要的PDF等。 Altium大中國區技術支持經理張健飛解釋說，現在的電子產品技術挑戰越來越多，需要電子行業的廠商為設計人員提供更好的設計協作、交流平臺，整合上下游的資源來為設計企業服務，并且所提供的設計技術必須能隨時更新以跟上最新設計要求演進的需要。因此，需要從全局考慮來為電子產品設計企業提供一體化的高效電子產品設計開發平臺，而不僅僅只是提供某一類似原理圖、PCB設計工具這樣片斷化的產品，以避免不同的設計人員自己拼湊各種不同工具所構成的低效、易錯流程。 Altium去年發布的Altium Designer 10及即將面世的Altium Designer 12，始終貫徹了一體化的設計理念，配合Altium Live所提供的電子設計生態系統，能夠幫助所有用戶獲得持續的設計手段的更新，及時獲取最新的元器件、設計模板等，使設計人員不需要每個項目都從頭開始。再結合NanoBoard系列硬件，可以實現嵌入式軟件開發、FPGA設計和PCB板級設計的無縫集成，并行開發，從全局層面為電子產品設計人員提供了一個可持續的高效一體化設計開發平臺。 3．在PCB設計中優化電源完整性 明導國際（Mentor Graphics）系統設計部門市場開發總監John Isaac表示，在PCB和整個系統級設計方面，為了確保功率輸出和產生的熱量被正確處理，必須解決以下兩個問題： 首先是PCB的設計問題。為了使各個集成電路均能接收到充足的清潔電壓（功率），就必須對復雜配電網絡進行詳細地分析。Mentor的HyperLynx PI（電源完整性）產品能夠對個配電網絡中交流電源與直流電源的影響進行檢查和分析。直流電源：檢查正輸出的電壓是否足夠，并指出可能導致增熱以及PCB分層和熔斷的潛在高電流密度區域。交流電源：看開關集成電路吸取尖峰電流時所輸出電壓的清潔度。 其次是集成電路與高電流密度配電網絡區域所生成的熱管理。Mentor的HyperLynx Thermal產品可使PCB設計人員在無需任何熱能技術知識的情況下，對設計進行快速分析，避免高能量集成電路布局的關閉和熱沉的缺少。復雜PCB和整個系統中正確熱管理的精確分析則通過Mentor的FloTHERM產品，使用計算流體力學（CFD）算法來實現。FloTHERM可確定對流、傳導及輻射冷卻的效果，并分析復雜的產品外殼和空氣氣流，包括風扇與散熱障礙等。這樣，最終產品就能更加穩定。 Mentor的Design-Through-Manufacturing（從設計到制造）還是業界唯一的完整解決方案，可使OEM廠家減少反復設計時間，迅速量產；對制造商而言，則能更有效利用資產，提高質量與降低成本。 4．PCB設計成為硬件開發重要一環 電子產業在摩爾定律的驅動下，由于電子產品不斷微小化、精密化、高速化，PCB設計不僅僅要完成各元器件的線路連接，更要考慮高速、高密度帶來的各種挑戰。PCB設計不再是硬件開發的附屬，而成為產品硬件開發中“前端IC，后端PCB，SE集成”的重要一環。針對PCB設計的最新趨勢，一博科技SI經理吳均給出了如下建議。 研發周期不斷縮短：電子產品的更新換代加劇，新功能層出不窮，迫使產品研發加速，PCB的開發周期也相應被壓縮。PCB工程師應綜合考慮各方面因素，力爭一次成功，并采用多人并行設計，模塊重用。此外，提前介入產品研發流程，以減少后續返工也非常重要。 信號速率的不斷提高：隨著信號速率的不斷提升，信號完整性不斷困擾著研發人員，包括總線驅動能力、信號的反射、串擾、時序等。PCB設計工程師需掌握一定的高速PCB設計技能，將設計、仿真、測試手段完美結合。 單板密度加大：從面包板到單面板，再到雙面板、多層板、HDI板，電子產品的小型化加劇了PCB設計的高密度、精細化。50μm～75μm微細導線已逐漸成為主流，在智能終端設備被廣泛使用。PCB工程師必須了解新材料、新工藝，例如埋阻、埋容技術、HDI技術等，同時封裝基板技術將被逐漸引入常規PCB設計中。 門電路工作電壓越來越低：電子技術的發展，使得電路的工作電壓越來越低、電流越來越大。低電壓工作有利于降低電路的整體功率消耗，但也給PCB電源設計提出了新的難題。因此，理清電源通道，不僅要滿足載流能力的需要，還要通過適當增加去耦電容，必要時采用電源地平面相鄰、緊耦合的方式，以降低電源地平面阻抗，減少電源地噪聲。此外，埋容技術能有效降低電源地平面阻抗，在高密終端電子設備中正逐漸受到青睞。 SI、PI、EMI問題趨于復雜：高速信號衍生的高次諧波，延伸了頻帶寬度；不同信號之間的串擾、共阻抗通道增加了信號之間的干擾。產品小型化、高度集成化帶來PCB設計的高密度，這進一步加劇了SI、PI、EMI問題的產生。隨著信號速率的進一步提升，使用傳統電路的方式解決高速問題已逐漸吃力，采用三維電、磁場的角度分析SI、PI、EMI成為必然。 新工藝、新材料的使用：電子產品的小型化，帶來單板的高密化、精細化。 在以上趨勢的驅動下，PCB設計將徹底從硬件工程師的工作內容中剝離出來，并將逐漸細分，PI、SI、EMI、封裝庫、DFM等工作逐漸獨立成為專門的學科。專業的PCB設計工程師、專業PCB設計公司將發揮更加重要的作用。 來源：電子工程網 |
