FET113i-S核心板已支持RISC-V，打造國產化降本的更優解

秦徹呀呀呀

FET113i-S核心板是飛凌嵌入式基于全志T113-i處理器設計的國產工業級核心板，憑借卓越的穩定性和超高性價比，FET113i-S核心板得到了客戶朋友們的廣泛關注。作為一款擁有A7核+RISC-V核+DSP核的多核異構架構芯片，全志科技于近期釋放了T113-i的RISC-V核（玄鐵C906）資料，飛凌嵌入式也快速進行了適配。

1.什么是RISC-V？

RISC-V是一種基于精簡指令集計算（RISC）原則的開放源代碼指令集架構（ISA）。它由加州大學伯克利分校在2010年首次發布，并迅速獲得了全球學術界和工業界的廣泛關注和支持。RISC-V架構以其開放、簡潔、可擴展的特性，正逐漸成為全球半導體產業中一股不可忽視的力量。

2.T113-i的RISC-V有何優勢？

高效能與低功耗

RISC-V架構遵循精簡指令集計算機的原則，通過簡化硬件設計，提高執行效率，降低了開發成本。T113-i處理器中的RISC-V核能夠高效地完成各種計算任務，同時保持較低的功耗，非常適合于資源受限的邊緣計算環境。

模塊化與可擴展性

RISC-V架構設計簡潔，采用模塊化設計，可以根據需求選擇不同的指令集擴展。T113-i處理器中的RISC-V核支持多種標準化擴展指令集，如M（整數乘除法）、A（原子操作）、F/D/Q（單/雙/四精度浮點運算）等，可以根據實際應用場景的需要進行靈活組合添加。

開放標準與無授權費用

RISC-V是開源的，允許任何人免費使用和擴展，無需授權費用。這極大地促進了技術的共享和創新，降低了產品的開發成本。

滿足實時性需求

在T113-i的A7核、RISC-V核和DSP核可以同時運行，實現一芯多用，異構同時用。這種設計提高了系統的整體性能，并滿足了多樣化的應用場景需求。其中，RISC-V核可以匹配對實時性要求較高的應用場景，確保系統能夠迅速響應并處理各種實時數據。

3.國產化降本的優質之選

已完成RISC-V核適配的飛凌嵌入式FET113i-S核心板含稅最低僅需88元；整板工業級品質使其可以應對更多更復雜的應用場景；全面的外設接口資源也讓核心板兼具強大易用性和泛用性；此外，100%的元器件國產化率也意味著安全性和競爭力的提升——FET113i-S核心板是助力新基建領域實現國產化替代升級的優質之選。

不僅產品本身的優勢明顯，飛凌嵌入式穩定的供應能力與強大的技術支持能力也是幫助客戶項目快速落地、搶占市場先機的有利保障。