本文主要介紹硬件接口資源以及設計注意事項等內，其中測試的應用板卡為TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板，它 是一款基于TI KeyStone架構C6000系列TMS320C6678八核C66x定點/浮點DSP與Xilinx Kintex-7 FPGA處理器設計的高端異構多核評估板。
本期測試時候，需要注意，TMS320C6678+Kintex-7核心板的DSP端IO電平標準一般為1.8V，FPGA端的IO電平一般不超過3.3V，當外接信號電平與IO電平不匹配時，中間需增加電平轉換芯片或信號隔離芯片。按鍵或接口需考慮ESD設計，ESD器件選型時需注意結 電容是否偏大，否則可能會影響到信號通信。
核心板DSP端的IO電平標準一般為1.8V，FPGA端的IO電平一般不超過3.3V，當外接信號電平與IO電平不匹配時，中間需增加電平轉換芯片或信號隔離芯片。按鍵或接口需考慮ESD設計，ESD器件選型時需注意結電容是否偏大，否則可能會影響到信號通信。
圖 1 TL6678F-EasyEVM硬件資源框圖
圖 2 TL6678F-EasyEVM硬件資源框圖
SOM-TL6678F核心板
SOM-TL6678F核心板板載DSP、FPGA、CPLD、ROM、RAM、晶振、電源、LED等硬件資源，并通過工業級高速B2B連接器引出IO。核心板硬件資源、引腳說明、電氣特性、機械尺寸、底板設計注意事項等詳細內容，請查閱《SOM-TL6678F核心板硬件說明書。
圖 3 核心板硬件框圖
圖 4
圖 5
B2B連接器
評估底板采用4個申泰(Samtec)公司工業級高速B2B連接器，共720pin，間距0.5mm，合高5.0mm。
其中2個180pin公座B2B連接器(CON0A、CON0B)，型號BTH-090-01-L-D-A-K-TR，高度4.27mm。2個180pin母座B2B連接器(CON0C、CON0D)，型號BSH-090-01-L-D-A-TR，高度3.25mm。B2B連接器單端最高通信速率為18Gbps，差分最高通信速率為19Gbps。
圖 6
圖 7
電源接口
CON19為12V5A直流輸入DC-005電源接口，外徑5.5mm，內徑2.1mm。SW8為電源開關。
圖 8
圖 9
圖 10
設計注意事項：
VDD_12V_BRD通過LM2596S-ADJ（DC-DC降壓芯片）輸出VDD_9V_BRD供核心板使用。 VDD_9V_BRD(VDD_9V_SOM)在核心板內部未預留總電源輸入的儲能大電容，底板設計時請在靠近B2B連接器位置放置儲能大電容。 VDD_3V3_BRD主要為核心板板載FPGA提供BANK電源，以及為評估底板其他外設供電。
圖 11
2.5V電源設計
2.5V電源主要為核心板板載FPGA提供BANK電源，以及為評估底板SGMII 電路供電。
圖 12
圖 13
BANK電壓配置電路
核心板內部已將BANK 0、BANK 14、BANK 16電平配置為1.8V，同時將BANK 33、BANK 34電平配置為1.5V。評估底板已將VDD_3V3_BRD轉換為1.8V和1.5V輸出，可用于靈活配置BANK 12、BANK 13、BANK 15供電,評估底板已將BANK 32電平配置為1.8V。
圖 14
圖 15
J1為BANK電壓配置接口，可通過跳線帽靈活配置BANK 12、BANK 13、BANK 15供電為1.5V、2.5V或3.3V。
注意：切勿使用跳線帽將J1的第1、3、5引腳進行短接。
圖 16
圖 17
LED
評估底板具有LED0、LED1、LED2、LED3、LED4、LED5共6個LED。
LED0為電源指示燈，系統上電后默認點亮。
圖 18
LED1、LED2為DSP端用戶可編程指示燈，默認低電平點亮。
圖 19
圖 20
LED3、LED4、LED5為FPGA端用戶可編程指示燈，默認高電平點亮。
圖 21
JTAG接口
評估底板由同一組DSP JTAG信號引出2個調試接口CON8和CON7，二者不可同時使用。
CON8為DSP端TI Rev B JTAG 仿真調試接口，采用14pin簡易牛角座連接器，間距2.54mm，可適配創龍科技的TL-XDS100V2、TL-XDS200仿真器和TL-XDS560V2仿真器。
圖 22
CON7為DSP端TI 60pin MIPI高速仿真接口，可適配創龍科技TL-XDS560V2仿真器。
圖 21
圖 23
CON10為FPGA JTAG仿真調試接口，采用14pin簡易牛角座連接器，間距2.0mm，可適配創龍科技的TL-DLC10下載器。
圖 24
圖 24
設計注意事項：
| 
發表于 2024-7-9 13:44:49
收藏
頂
踩