CPLD有一個(gè)管腳不工作

xiaxuedehai323

程序燒寫成功后，CPLD的觸發(fā)管腳一直處于高阻態(tài)，整個(gè)電路一上電就觸發(fā)，想知道是CPLD的問題還是PCB 的問題。若是CPLD 的問題，那CPLD 是根據(jù)什么判斷電路已經(jīng)觸發(fā)，然后執(zhí)行程序的？

asyou

你的問題不清楚！觸發(fā)是什么意思，是輸入腳嗎，如果是，那就是你電路的問題，你電路的初始態(tài)沒做好！CPLD判斷的依據(jù)就是高低電平，以及高低電平的變化，比如你的接口是3.3V TTL的，它就根據(jù)這個(gè)標(biāo)準(zhǔn)來判斷電平！

xiaxuedehai323

觸發(fā)是外部輸入，高電平有效。
我測過了，電路輸入是低，并且就算去掉外部觸發(fā)輸入，CPLD依然以上電就觸發(fā)。
回復(fù)2樓asyou：

asyou

你的邏輯功能是什么？你是高電平觸發(fā)，有沒有復(fù)位？是不是你的邏輯有錯(cuò)！比如說是時(shí)序邏輯搞成了組合邏輯！

xiaxuedehai323

程序應(yīng)該沒有問題，一共六套電路，其他四套都能正常運(yùn)行，剩下兩套一上電就觸發(fā)。
程序有專門的復(fù)位部分，并且復(fù)位也通過電容電阻實(shí)現(xiàn)了。
整個(gè)電路實(shí)現(xiàn)的是負(fù)延遲為128K，采樣頻率為50KHz，存儲(chǔ)容量的4M的雙通道采樣。
回復(fù)4樓asyou：

asyou

那你更改一下你的觸發(fā)條件，比如說在上電的時(shí)候加一個(gè)延遲再產(chǎn)生一個(gè)使能！