圖 1:信號處理平臺原理框圖
設(shè)計(jì)參考標(biāo)準(zhǔn)
VITA46.0 VPX Base Standard
VITA46.3 Serial RapidIO on VPX Fabric Connector
VITA46.4 PCI Express on VPX Fabric Connector
VITA46.7 Ethernet on VPX Fabric Connector
● P0 作為電源是輸入接口,包括外部參考時(shí)鐘輸入,外部復(fù)位信號,及I2C總線。
● P1連接4組GTH x4信號至FPGA。
● P2連接1組GTH x4信號至FPGA。同時(shí)DSP的PCIe信號。
● P3連接LVDS x16信號至CFPGA。
● P4連接LVDS x16信號至FPGA,及CFPGA和DSP的千兆以太網(wǎng),CFPGA的RS422。
● P5無信號連接
● P6無信號連接
● DSP外掛一簇DDR3,數(shù)據(jù)位寬64bit,容量2GB;
● DSP外掛NorFlash容量32MB;
● DSP采用EMIF16-NorFlash加載模式;
● DSP連接一路1000BASE-T千兆以太網(wǎng)至前面板;
● DSP連接一路1000BASE-T千兆以太網(wǎng)至VPX P4;
● DSP連接PCIe x2 至VPX P2;
● FPGA外掛兩簇DDR3,每簇容量4GB,位寬64bit,總?cè)萘?GB;
● FPGA 外掛NorFlash容量128MB;
● FPGA的加載模式為BPI模式;
● FPGA外接2路FMC-HPC;
● FPGA 連接GTH x8至VPX P1;
● FPGA 連接GTH x4至VPX P2;
● DSP和FPGA通過 SRIO x4 @ 5.0Gbps /per Lnae互聯(lián);
● DSP和FPGA實(shí)現(xiàn)GPIO,UART,SPI ,I2C互聯(lián);
● DSP和CFPGA 實(shí)現(xiàn)GPIO,SPI互聯(lián);
● FPGA和CFPGA實(shí)現(xiàn)GPIO 互聯(lián);
● CFPGA 連接一路1000BASE-T千兆以太網(wǎng)至前面板。
● 板卡要求工業(yè)級芯片。結(jié)構(gòu)滿足抗震要求。
物理特性
● 工作溫度:商業(yè)級 0℃ ~ +55℃,工業(yè)級-40℃~+85℃
● 工作濕度:10%~80%
供電要求
● 單電源供電,整板功耗:40W
● 電壓:DC +12V,5A
● 紋波:≤10%
五、基于6 U VPX M.2 高帶寬加固存儲板
基于6 U VPX M.2 高帶寬加固存儲板是一款VPX接口遵循PCIE總線協(xié)議的存儲卡,可以實(shí)現(xiàn)VPX接口的數(shù)據(jù)讀寫到PCI-E總線的NVME存儲媒介上。采用PLX8732,上行鏈路提供帶寬x16的PCI-E數(shù)據(jù)到VPX接口上;下行鏈路提供3路帶寬x4的PCI-E接口給NVME存儲媒介,(可選)外擴(kuò)一路x4帶寬的PCI-E。協(xié)議支持PCI-E2.0,最高可以實(shí)現(xiàn)8GT的傳輸速率。
特征如下:
1.PCI-E擴(kuò)展
采用PLX8732橋片。
2.VPX接口
采用高密度、高可靠軍工級刀片VPX接口。
3.PCI-E協(xié)議
上行鏈路支持PCI-E 16x Gen 3;可以調(diào)整成PCI-E 8x Gen 3,PCI-E 4x Gen 3。
下行鏈路支持PCI-E 4x Gen 3。
4.存儲功能
支持3路PCIE 4x的NVME存儲媒介。
5.產(chǎn)品外觀
存儲卡實(shí)物圖:(加固版本)