|
來源：全球半導體觀察 從目前公開的DRAM（內存）技術來看，業界認為，3D DRAM是DRAM技術困局的破解方法之一，是未來內存市場的重要發展方向。 3D DRAM與3D NAND是否異曲同工？如何解決尺寸限制等行業技術痛點？大廠布局情況？ 如何理解3D DRAM？ DRAM（內存）單元電路是由一個晶體管和一個電容器組成，其中，晶體管負責傳輸電流，使信息（位）能夠被寫入或讀取，電容器則用于存儲位。DRAM廣泛應用于現代計算機、顯卡、便攜式設備和游戲機等需要低成本和高容量內存的數字電子設備。 DRAM開發主要通過減小電路線寬來提高集成度，但隨著線寬進入10nm范圍，電容器電流泄漏和干擾等物理限制顯著增加，為了防止這種情況，業界引入了高介電常數（高K）沉積材料和極紫外（EUV）設備等新材料和設備。但從芯片制造商角度上看，微型化制造10nm或更先進的芯片仍是目前技術研發的巨大挑戰。此外，近期尤其是2nm及以下制程的先進制程角逐戰異常激烈。 在技術節點不斷更新迭代以及芯片整體面積不斷縮小的情況下，半導體業界將目光看向NAND的技術演變，為了克服尺寸限制，將晶體管從平面轉換為3D架構，以提高單位面積的存儲單元數量，由此3D DRAM的架構設想正式面向公眾視野。通俗來講，傳統DRAM的結構是晶體管集成在一個平面上，3D DRAM則將晶體管堆疊為n層，從而分散晶體管。業界稱，采用3D DRAM結構可以擴大晶體管之間的間隙，減少泄漏電流和干擾等。 從原理上理解，3D DRAM技術打破了內存技術陳舊的范式，它其實是一種將存儲單元（Cell）堆疊至邏輯單元上方的新型存儲方式，以在單位晶圓面積上實現更高的容量。 從差異性上看，傳統的DRAM在讀取和寫入數據時需要經過復雜的操作流程，而3D DRAM可直接通過垂直堆疊的存儲單元讀取和寫入數據，極大地提高了訪問速度。3D DRAM優勢不僅在于大容量、數據訪問速度快，同時還具有低功耗、高可靠性等特點，滿足各種應用場景需要。 從應用領域上看，3D DRAM具備高速度和大容量，將有助于提升高性能計算的效率和性能；3D DRAM因具有小巧體積和大容量的特點，成為移動設備的理想內存解決方案；3D DRAM的大容量和低功耗特性可滿足物聯網領域實時處理和傳輸數據的需求。 此外，自ChatGPT開啟了AI大浪潮時代，AI應用技術爆火，AI服務器有望成為存儲需求長期增長的強勁驅動力。據美光測算，AI服務器中DRAM數量是傳統服務器的8倍，NAND是傳統的3倍。 業界持續發力3D DRAM DRAM市場高度集中，目前主要由三星電子、SK海力士和美光科技等廠商主導，值得一提的是，這三家共同占據了DRAM整個市場的93%以上。 據TrendForce集邦咨詢研究顯示，在2023年第三季度DRAM市場中，三星的市占率為38.9%，居位全球第一、其次是SK海力士（34.3%）、美光科技（22.8%）。 據業界人士預計，3D DRAM市場將在未來幾年快速增長，到2028年將達到1000億美元。 目前，3D DRAM處于早期研發階段，包括三星等各方正在加入研發戰局，競爭激烈，以引領這一快速增長的市場。 三星：4F2 DRAM 三星從2019年開始了3D DRAM的研究，并在這一年的10月宣布開發出業界首個12層 3D-TSV（硅通孔）技術。2021年，三星在其DS部門內建立了下一代工藝開發研究團隊，專注該領域研究。 在2022年的SAFE論壇上，三星列出了Samsung Foundry 的整體3DIC歷程，并表示將準備用一種邏輯堆棧芯片SAINT-D，來處理DRAM堆疊問題，其設計目的是想將八個HBM3芯片集成到一個巨大的中介層芯片上。 
圖片來源：三星官網 2023年5月，據《The Elec》引用知情人士消息稱，三星電子在其半導體研究中心內組建了一個開發團隊，以量產4F2結構DRAM，其目標是將4F2應用于10納米或以下節點的DRAM制程，因為以目前的技術預計會面臨線寬縮減的極限。報道稱，如果三星4F2 DRAM存儲單元結構研究成功，在不改變節點的情況下，與現有的6F2 DRAM存儲單元結構相比，芯片DIE面積可以減少30%左右。 同年10月，三星電子在“內存技術日”活動上宣布,計劃在下一代10納米或更低的DRAM中引入新的3D結構，而不是現有的2D平面結構。該計劃旨在克服3D垂直結構縮小芯片面積的限制并提高性能，將一顆芯片的容量增加100G以上。 三星電子去年在日本舉行的“VLSI研討會”上發表了一篇包含3D DRAM研究成果的論文，并展示了作為實際半導體實現的3D DRAM的詳細圖像。 據《The Economictimes Times》報道，三星電子于近日稱已在美國硅谷開設了一個新的R&D研究實驗室，專注于下一代3D DRAM芯片的開發。該實驗室位于硅谷Device Solutions America（DSA）運營之下，負責監督三星在美國的半導體生產，并致力于開發新一代的DRAM產品。 SK海力士：將IGZO作為3D DRAM的下一代通道材料 SK海力士認為，3D DRAM可以解決帶寬和延遲方面的挑戰，并已在2021年開始研究。 據韓媒《BusinessKorea》去年報道，SK海力士提出了將IGZO作為3D DRAM的新一代通道材料。 IGZO是由銦、鎵、氧化鋅組成的金屬氧化物材料，大致分為非晶質-IGZO和晶化IGZO（c-IGZO），其中，c-IGZO是一種物理、化學穩定的材料，在半導體工藝過程中可保持均勻的結構，SK海力士研究的正是這種材料。 據業界人士表示，IGZO 的最大優勢是其低待機功耗，這種特點適合要求長續航時間的DRAM芯晶體管。通過調節In、Ga、ZnO等三個成分的組成比，很容易實現。 NEO：3D X-DRAM密度可提高8倍 美國存儲器技術公司NEO Semiconductor推出其突破性技術 3D X-DRAM，為解決DRAM 容量瓶頸。 3D X-DRAM是第一個基于無電容器浮體單元（FBC）技術的類似3D NAND的DRAM單元陣列結構。其技術邏輯與3D NAND Flash類似，通過堆疊層數提高存儲器容量，類似3D NAND Flash芯片的FBC 技術，增加一層光罩就形成垂直結構，有良率高、成本低、密度大幅提升等優點。
圖片來源：NEO Semiconductor官方截圖 據 Neo 的估計，3D X-DRAM技術可以實現 230層128 Gb 密度，這是當今 DRAM 密度的 8 倍。NEO提出，每10年容量提升8倍的目標，將在2030到2035年間實現1Tb的容量，較現DRAM核心容量達64倍提升，滿足ChatGPT等AI應用對高性能和大容量存儲器半導體的增長需求。 NEO聯合創始人兼首席執行官Andy Hsu認為，3D X-DRAM將是半導體行業未來絕對的增長動力。 日本研究團隊：BBCube 3D，比DDR5高30倍 日本東京理工大學研究團隊提出了一種名為BBCube的3D DRAM 堆棧設計技術，該技術可以讓處理單元和動態隨機存取存儲器(DRAM)之間更好地集成。 BBCube 3D最顯著的方面是實現了處理單元和DRAM之間的三維而非二維連接。該團隊使用創新的堆疊結構，其中處理器管芯位于多層DRAM之上，所有組件通過硅通孔（TSV）互連。 BBCube 3D 的整體結構緊湊、沒有典型的焊料微凸塊以及使用 TSV 代替較長的電線，共同有助于實現低寄生電容和低電阻，在各方面改善了該器件的電氣性能。
圖片來源：東京工業大學官方截圖 該研究團隊評估了新體系結構的速度，并將其與兩種最先進的存儲器技術（DDR5和HBM2E）進行了比較。研究人員稱，BBCube 3D有可能實現每秒1.6兆字節的帶寬，比DDR5高30倍，比HBM2E高4倍。
圖片來源：東京工業大學官方截圖 此外，由于BBCube具有低熱阻和低阻抗等特性，3D集成可能出現的熱管理和電源問題可得到緩解，新技術在顯著提高帶寬的同時，比特訪問能量分別為DDR5和HBM2E的1/20和1/5。 結語 DRAM技術從1D到2D，再到如今結構各異的3D，為業界貢獻了解決行業痛點的多樣式方案，不過如何優化和改善制造成本、耐久性和可靠性等仍是業界努力挑戰3D DRAM技術的難題。由于開發新材料的困難和物理限制，3D DRAM的商業化還需要一些時間。 從當前研究進度看，目前業界正在進行很多關于3D DRAM結構的研發，該結構還處于早期階段，據業內人士預測，3D DRAM將在2025年左右開始問世，而實際量產在2030年后成為可能。 |
