|
作者：Achronix半導體 隨著大模型、高性能計算、量化交易和自動駕駛等大數據量和低延遲計算場景不斷涌現，加速數據處理的需求日益增長，對計算器件和硬件平臺提出的要求也越來越高。發揮核心器件內部每一個計算單元的作用，以更大帶寬連接內外部存儲和周邊計算以及網絡資源，已經成為智能化技術的一個重要趨勢。這使得片上網絡（Network-on-Chip）這項已被提及多年，但工程上卻不容易實現的技術再次受到關注。 作為一種被廣泛使用的硬件處理加速器，FPGA可以加速聯網、運算和存儲，其優點包括計算速度與ASIC相仿，也具備了高度的靈活性，能夠為數據中心與邊緣計算提供理想的數據處理加速；除此之外，FPGA還在傳感器融合和輸入數據流整理匯流等領域發揮關鍵作用，是智能化應用中從邊到云全鏈路上重要的計算器件。 近年來，諸如Achronix這樣提供高容量、高密度和高算力FPGA的供應商，在其高端FPGA芯片中，使用了越來越多的硬IP去提升FPGA芯片對外的數據傳輸帶寬以及存儲器帶寬。但是在邏輯陣列密度不斷快速提升的同時，外部通信和網絡帶寬的提升并不能完全滿足新興應用的需求，所以FPGA內部數據的交換越來越成為數據傳輸的瓶頸。 Achronix將此挑戰視為一個開發全新架構的機會，以消除傳統FPGA的設計挑戰并提高系統性能。Achronix的解決方案是在傳統FPGA邏輯陣列布局和布線結構之上，創新地使用了革命性的二維（2D）高速片上網絡（NoC）。Achronix不久前在業界率先推出了集成2D NoC的Speedster7t器件，這些創新帶來了FPGA設計、工程和應用等方面的根本轉變。 2D NoC是Speedster7t FPGA芯片內可編程邏輯陣列上面部署的覆蓋全域的高速縱與橫（行和列）數據通道，它們分別向FPGA可編程邏輯陣列的水平和垂直方向提供高速的傳輸通道。除了這些行和列之外，在NoC硬核的每一行和每一列的交叉位置還有發送點和NoC訪問的目標節點（NAP）。這些NAP充當NoC硬核位于可編程邏輯陣列資源之間傳輸的起點或目的點。 在該FPGA器件的外圍，這個硬2D NoC連接到所有高速接口：包括多個400G以太網、PCIe Gen5、GDDR6和DDR4/5端口。這使得Achronix的Speedster7t成為了業界第一款可以商用的集成全域硬2D NoC的FPGA器件，以每通道512Gbps的速率和超過2Tbps的總帶寬來與所有系統接口和FPGA邏輯陣列互連。 這種新架構使得Achronix的FPGA器件特別適用于高帶寬應用，同時極大提高了設計人員的工作效率。由于2D NoC管理著從用FPGA邏輯陣列實現的數據加速器功能模塊到高速數據接口之間的所有交互功能，因此設計人員只需設計他們的數據加速器功能，然后將它們連接到NAP接口。與使用軟核2D NoC相比，通過硬核2D NoC做數據交互，設計人員可以受益于以下優點： ● 降低邏輯資源占有率并提高FPGA的整體性能 ● 增加帶寬 ● 減少對存儲器的需求 ● 更快的設計時間和更短的工具編譯時間 Achronix的FPGA中特有的創新的全域2D NoC硬核，對比用可編程邏輯資源來實現的軟核2D NoC的傳統方法，有諸多益處。在近期發表的白皮書《白皮書：Achronix在其先進FPGA中集成2D NoC以支持高帶寬設計（WP028）》中，詳盡介紹了全域2D NoC硬核的各種技術細節，并討論了硬核和軟核的兩種2D NoC的差異，并提供了一個設計示例，展示硬核與軟核2D NoC的對比結果，以及Achronix 的全域硬2D NoC是如何去提高性能、改善帶寬、減少面積并縮短設計時間和工具運行時間。 完整內容，請閱讀《白皮書：Achronix在其先進FPGA中集成2D NoC以支持高帶寬設計（WP028）》。復制以下鏈接到瀏覽器，或者點擊“閱讀原文”即可下載該白皮書。如需進一步探討如何利用全域硬2D NoC來全面簡化和改善自己的FPGA應用設計，請發郵件到：Dawson.Guo@Achronix.com https://www.achronix.com/sites/d ... P028%EF%BC%89-1.pdf |
