|
摩爾定律（Moore’s Law）定調的芯片制程微縮速度，已經不再是半導體廠追求的終極目標，因為終端電子產品的多元化發展，且快速向智能型手機或平板計算機等手持行動裝置趨勢靠攏，2012年半導體市場將朝向多元系統集成方向前進。 在此之際，誰能將不同功能的芯片核心集成在單一芯片中，就能成為市場霸主，包括英商安謀（ARM）、力旺電子（3529）、Imagination Technologies、新思科技（Synopsys）等矽智財（IP）供應商，更扮演起最關鍵集成角色，分別在應用處理器、嵌入式存儲器、繪圖運算核心等市場擁有一片天。 芯片設計朝多功能集成 過去幾年當中，芯片強調的是單一功能的極致化，如中央處理器及繪圖芯片追求運算速度，手機基頻芯片強調通訊質量等。但隨著智能型手機、平板計算機、Ultrabook等輕薄型行動裝置市場需求抬頭，產品輕薄化帶來的是更少的芯片使用量，因此，芯片的設計開始向多功能集成的方向發展。 最明顯的例子就發生在ARM架構應用處理器，輝達（NVIDIA）Tegra2/3、高通Snapdragon、德儀OMAP4/5、蘋果A5/A6等芯片，都各自將所需的技術強項集成其中，如高通將處理器及基頻芯片加在一起，輝達在處理器中放入高效能繪圖芯片核心等。 要在單顆芯片中放進許多不同功能的芯片核心，制程微縮的功用不再是縮小芯片尺寸以追求最低成本，而是要有效降低功耗。但對于芯片設計者或晶圓代工廠來說，并不是每個人都擁有所有的芯片核心設計能力，也因此，將不同功能的芯片核心集成，又要能夠在設計定案（tape-out）后，可以順利的交付生產，將經過驗證的矽智財納入設計流程中，就變成最方便也最快的方法。 以臺積電的開放創新平臺（OIP）為例，主要是建立起全球化設計生態環境，現在已擁有30家以上電子自動設計化工具（EDA）伙伴、38家矽智財伙伴、23家Design Center Alliance（DCA）伙伴、與9家Value Chain Aggregator （VCA）伙伴等，每個伙伴均參與一個以上的OIP平臺合作計劃。 IP數量已成SoC致勝關鍵 事實上，臺積電建立起OIP平臺，是因為晶圓代工廠不能再像過去般只提供芯片制造服務，而是要與上游芯片設計客戶合作，在設計一開始就進行充份的合作，才能協助客戶縮短芯片設計時間及成本。 除了提供臺積電本身龐大的IP供客戶使用，對獨立第三者（third party）EDA工具、IP等供應商的產品進行驗證，并納入臺積電的經投片驗證IP清單中，減少芯片由設計端到制造端可能發生的問題。 因為當制程技術微縮至40/45納米或28納米，芯片的設計時間拉長，設計成本及光罩成本也大幅上升，但終端電子產品的生命周期卻愈來愈短，像最熱賣的蘋果iPad生命周期都不到1年。所以，為了讓設計及制造流程更精簡，降低芯片生產成本，廣泛應用IP供應商的產品線，就可以縮短芯片設計前置時間。 而今年開始，智能型手機、平板計算機、Ultrabook等行動裝置，需求很多低功耗且功能強大的芯片支持，這些芯片將許多功能核心及IP集成在一起，本身已經是個小型的系統，也因此，誰能擁有最足夠的IP，誰就可以設計出最適合產品本身及最符合消費者需求的系統單芯片（SoC）。 |
