|
來源：Digi-Key 作者：Alan Yang 你可能會知道Delta-Sigma(Σ-Δ) ADC可以達到很高的精度，它是具體怎么實現的？ 本文將從量化噪聲、信噪比、過采樣等概念出發，分析Delta-Sigma ADC的工作原理。 讀懂幾個ADC的基本概念 我們在了解Delta-Sigma (Σ-Δ) ADC原理之前，先明確幾個概念： 1. 量化噪聲 下圖中，藍色斜線是連續的模擬信號，階梯狀波形是經過ADC轉換后的離散信號。如果我們把這個兩個相減，會得到右邊那個像鋸齒波一樣的量化誤差。 
圖1：量化誤差 （圖片來源：TI） 量化噪聲（Quantization Noise），這里Q值代表量化，如果采樣越快，兩個Q之間的距離越小，Q的幅值越低，也就是量化噪聲的幅值越低。雖然Q值幅值變低，但是它包圍的面積不變。因此，改變采樣速度，可以改變量化噪聲的幅值，但不能改變量化噪聲的總能量。
圖2：數字化后的Sine波形 （圖片來源：TI） 從時域里看，對于一個模擬的Sine波形，經過ADC轉換數字化后，我們會得到鋸齒狀的Sine波形。我們加快采樣速度，可以把鋸齒變得很細，但是依舊存在，并且量化噪聲的總能量不變。 2. 信噪比 如果我們把上面的Sine波形放到頻域里看。我們希望信號頻率的幅值盡量大，而噪聲幅值盡量小。
圖3：Sine波幅頻相應曲線（圖片來源：TI） 上圖的噪聲主要來源于量化噪聲，通過信噪比計算，我們會得到一個固定的公式： 信噪比SNR(dB)=6.02N + 1.76 （噪聲僅考慮量化噪聲） SNR：指的是量化噪聲信噪比（Signal noise ratio） N：指的是ADC采樣位數。如果我們把N提高，信噪比提高，即信號更大，噪聲更小。采樣質量變好，因此，提高ADC采樣位數，可以提高采樣質量。 一般來說，提高采樣位數，往往意味著ADC的成本可能也會更高。 有沒有不提高位數，同樣優化信噪比的方法呢？答案是“有的”，那就是過采樣。 3. 過采樣提高信噪比 我們把圖3進一步簡化。下圖紅色箭頭表示主信號的幅值，灰色代表噪聲幅值，平均分布在DC到fs/2之間。（fs為采樣頻率）
圖4：過采樣提高信噪比 如上圖，如果我們將采樣率提高K倍，噪聲能量不變，并且平均分布在更寬范圍，從而噪聲的幅值降低。原始信號沒變，但是噪聲幅值減少，也就是信噪比提高了。提高采樣率之后的信噪比公式： SNR=6.02N+1.76dB+10log(OSR) 其中，過采樣速率OSR =Fs/(2╳BW), BW為帶寬。（注意：此公式僅適用于只存在量化噪聲的理想ADC） 因此，提高采樣率有助于提高信噪比。 小貼士：如何在Digi-Key中選擇Delta-Sigma (Σ-Δ) ADC 我們可以在Digi-Key網站中模數轉換器（ADC）大類下，在架構選項找到“三角積分”，即Delta-Sigma ADC。
圖 5 Digi-Key ADC 參數篩選 可以通過參數來篩選ADC。比如通過ADC采樣位數、采樣率等關鍵參數來篩選合適的ADC：
圖6：在Digi-Key 網站中通過參數篩選查找ADC Delta Sigma調制的原理 Delta Sigma調制，即把模擬信號調制成方波形式的PCM（Pulse Code Modulation）信號。PCM波是一個頻率固定占空比變化的波，通過比較信號和高頻調制波產生。然后經過數字濾波，再通過解調，得到一個數字化的最終結果。
圖7：Delta-Sigma (Σ-Δ) ADC原理 其中數字解調濾波器可以和調制器一起集成在Delta Sigma ADC里面。也可以把Delta Sigma調制器部分做成一個獨立的調制芯片，然后把數字解調濾波器集成在MCU里，比如TI C2000。 解調的過程其實是根據一定比率對信號進行抽取，抽取率DR=Fs/Fd。 · Fs為調制頻率 · Fd為解調后的頻率 下面重點講一下Delta Sigma調制器的工作原理與數字濾波器： · Delta Sigma調制器的工作原理 通過Delta Sigma調制器調制，我們把模擬信號調制成方波形式的PCM信號。
圖8：Delta-Sigma調制器輸出（時域） 我們想象一下啊，下圖模擬信號（紅色虛線）和PCM信號（黑色方波狀的波形），表達的是同一個信號。
圖 9 “模擬信號” VS “PCM信號” · Delta Sigma調制器傳遞函數 圖10：Delta Sigma調制器拓撲圖 通過上面的環路，進行Delta-Sigma數字化調制。 環路的傳遞函數, 輸出等于輸入與輸出之間的差值乘以前向的積分環節加上量化噪聲。我們可以得到傳遞函數：
求解這個傳遞函數，我們得到輸出Dout
我們可以看出，(f/1+f) 對于量化噪聲相當于一個高通濾波器，而 (1/1+f)對于輸入信號相當于一個低通濾波器。 經過Delta-Sigma調制環節之后, 信號被優化，我們在頻域范圍內更好理解。 當頻率較低時，信號保留，量化噪聲被削減，當頻率比較高時，量化噪聲保留，信號削減。
圖11：Delta-Sigma 調制器輸出（頻域） 因此，通過Delta-Sigma調制環節之后，有效信號頻帶的信噪比進一步被優化。 · 數字濾波器 通過Delta-Sigma 調制器之后，我們還需要進一步數字濾波。 下圖是經過Delta Sigma調制器之后的幅頻特性，如果我們設計一個如下圖紅線所示的數字濾波器（比如一個低通濾波器）把紅線右邊的高頻噪聲濾除，那么剩下就是有效的信號信息。
圖12：數字濾波器 而數字濾波器的帶寬，幅頻特性，我們可以參數或者階數去調節。 兩種常用兩種濾波器，可以實現我們要的幅頻特性：
下面我們通過一個實例進行說明：TI ADS1672芯片使用了55階的FIR (Finite Impulse Response，即有限脈沖響應)，實現了寬帶通帶濾波器的功能，同時意味著，需要延遲55個時鐘周期來完成濾波。
圖13：ADS1672內置寬帶帶通濾波器 一般來說，階數越高，幅頻特性越好，量化噪聲衰減越厲害。但是，階數越高，帶來的延遲也越大。所以，在更好的幅頻特性還是要更快的響應，有時我們不得不取舍。 小貼士：TI ADS1672對應開發板ADS1672EVM-PDK
圖14：開發板ADS1672EVM-PDK ADS1672EVM-PDK ，24位 ，78.1k ~ 625k采樣率，包括ADC評估軟件ADCPro™，內置分析工具，包括示波器、FFT和直方圖顯示等，幫你節省設計時間。 本文小結 Delta-Sigma (Σ-Δ) ADC可以達到很高的精度，需要過采樣、數字濾波消除量化噪聲，從而實現高分辨率。而這樣做的代價是犧牲了采樣速度，延遲變大，功耗也不小。基于這樣的特性，Delta-Sigma (Σ-Δ) ADC在連續信號采集，高精度測量等領域有著廣泛的應用。 |
10.jpg (23.68 KB)
