|
來源：虎嗅網(wǎng) 作者：丸都山 卡在2022年的最后幾天，臺(tái)積電兌現(xiàn)了年內(nèi)量產(chǎn)3nm工藝芯片的承諾。 12月24日，據(jù)中國臺(tái)灣媒體《經(jīng)濟(jì)日?qǐng)?bào)》報(bào)道，臺(tái)積電將于下周在南科園區(qū)的3nm工廠舉辦量產(chǎn)暨擴(kuò)廠典禮。 按照臺(tái)積電的規(guī)劃，這座總投資高達(dá)6000億新臺(tái)幣（約合人民幣1360億）的超級(jí)工廠，在滿產(chǎn)后的月產(chǎn)能將實(shí)現(xiàn)6萬片12英寸晶圓。這也創(chuàng)下了臺(tái)積電單筆投資建廠的紀(jì)錄，作為對(duì)比，臺(tái)積電2020年在美國投建的5nm工廠投資額為120億美元（約合人民幣838億）。 只不過，現(xiàn)階段似乎沒有下游廠商，能為這項(xiàng)奢侈的技術(shù)買單了。 買不起的芯片，撐不住的市場(chǎng) 在臺(tái)積電宣布3納米制程量產(chǎn)之前，臺(tái)積電在先進(jìn)制程上的唯一對(duì)手三星宣布成功量產(chǎn)3nm芯片。但虎嗅向多位業(yè)內(nèi)人士了解，三星的先進(jìn)制程芯片，一直卡在良率上不去。因?yàn)橛写な袌?chǎng)的壓力，三星往往會(huì)早一些宣布自己的制程進(jìn)展。 而在頭部代工廠的研發(fā)專家表示，三星3納米芯片的首位客戶是一家國內(nèi)的挖礦芯片廠商，原因是挖礦芯片的制程要求單一，并不是完整的工藝平臺(tái)，光罩?jǐn)?shù)量也少很多。通常情況下，芯片上的晶體管會(huì)按照一定比例分配給邏輯（負(fù)責(zé)運(yùn)算）和SRAM（負(fù)責(zé)存儲(chǔ)），上述專家表示，對(duì)于挖礦芯片來說，基本只用到了前者，這對(duì)于代工廠來說更容易實(shí)現(xiàn)。 所謂SRAM，即靜態(tài)隨機(jī)存儲(chǔ)器，這種存儲(chǔ)器只要保持通電，里面儲(chǔ)存的數(shù)據(jù)就可以恒常保持。 并且，挖礦芯片廠商希望能夠盡可能使用高性能，三星在試驗(yàn)階段的用戶會(huì)給出很好的優(yōu)惠。 因此，相比之下，業(yè)界認(rèn)為對(duì)于向來求穩(wěn)的臺(tái)積電來說，一旦他們公布量產(chǎn)，良率上能夠相對(duì)可靠。但即便如此，似乎沒有多少客戶愿意買單，或者買得起這個(gè)單。 11月，臺(tái)媒《電子時(shí)報(bào)》援引產(chǎn)業(yè)鏈知情人士的消息指出，臺(tái)積電的某位頭部客戶已經(jīng)大幅削減了3nm芯片的訂單。 虎嗅根據(jù)公開信息查詢，目前包括蘋果、英偉達(dá)、英特爾、AMD、高通、聯(lián)發(fā)科都表達(dá)了讓臺(tái)積電代工3nm芯片的意愿，但在上述公司中，沒有一家明確公布了3nm產(chǎn)品的時(shí)間表。 這與今年年初各家提前預(yù)約3nm芯片產(chǎn)能的光景形成了強(qiáng)烈的對(duì)比。從搶占產(chǎn)能到大客戶砍單，為什么各大廠商突然對(duì)3nm芯片失去了興趣？ 一個(gè)最直接的原因是，這項(xiàng)新技術(shù)真的太貴了。 此前，英偉達(dá)在發(fā)布4nm制程的RTX 40系列顯卡時(shí)，CEO黃仁勛就曾吐槽過，“現(xiàn)在的芯片代工不是貴一點(diǎn)點(diǎn)，而是巨幅漲價(jià)。” 而進(jìn)入3nm制程后，代工端給出的價(jià)格要更加夸張。根據(jù)Digitimes的數(shù)據(jù)，未來3nm芯片量產(chǎn)后，晶圓的單片價(jià)格將突破20000美元，相比于7nm芯片翻了一番。 芯片設(shè)計(jì)廠商對(duì)于代工價(jià)格上漲不滿，而臺(tái)積電也是有苦難言。 從成本核算的角度來看，第三方分析機(jī)構(gòu)IBS曾算過一筆賬，晶圓廠在3nm制程的工藝研發(fā)投入達(dá)到40億美元-50億美元，建一座3納米制程、每月生產(chǎn)4萬片的生產(chǎn)線，成本約為150億美元-200億美元，這還只是晶圓廠的投入。 先進(jìn)制程芯片的開發(fā)費(fèi)用同樣不遑多讓，其研發(fā)費(fèi)用主要包括芯片設(shè)計(jì)、IP、EDA、設(shè)備等，根據(jù)第三方半導(dǎo)體研究機(jī)構(gòu)Semi engineering計(jì)算，28納米制程的開發(fā)費(fèi)用大約為5130萬美元，到16納米制程需要投入1億美元，到5納米制程節(jié)點(diǎn)，這個(gè)費(fèi)用達(dá)到5.42億美元。 
65nm-5nm工藝開發(fā)費(fèi)用，圖片來源：Semi engineering 需要說明的是，如今各大廠商所說的5nm、3nm等概念，更多是廠商根據(jù)自身的參數(shù)定義的制程概念，這些數(shù)字本身除了表達(dá)工藝迭代之外，沒有什么真正的參考意義。比如同為5nm工藝制程，臺(tái)積電5nm芯片每平方毫米的晶體管數(shù)量為1.71億個(gè)，三星5nm芯片每平方毫米的晶體管數(shù)量1.27億個(gè)，兩者規(guī)格參數(shù)完全不同。 一般情況下，芯片代工廠商需要在工藝節(jié)點(diǎn)下開發(fā)多個(gè)的工藝版本以滿足客戶在不同場(chǎng)景下的需求，就目前臺(tái)積電公布的信息來看，這家公司未來將至少開發(fā)包括N3B（基礎(chǔ)版本）、N3E（低功耗）、N3P（性能增強(qiáng)版本）、N3S（密度增強(qiáng)版本）、N3X（超強(qiáng)性能版本）在內(nèi)的五個(gè)工藝版本，除了N3B與N3E，其他版本之間并沒有直接迭代關(guān)系。 不過，如果僅是價(jià)格上漲，下游廠商們可能也不會(huì)打退堂鼓，真正的問題在于，摩爾定律在這一代芯片上已經(jīng)開始放緩，甚至出現(xiàn)了失效的跡象。性能沒有翻倍，成本卻指數(shù)級(jí)遞增。 所謂摩爾定律，即“每隔18個(gè)月，同樣面積內(nèi)晶體管數(shù)量翻倍，但是價(jià)格不變”，這條定律雖然是戈登·摩爾的經(jīng)驗(yàn)之談，但在過去50余年的時(shí)間里已在半導(dǎo)體行業(yè)中得到廣泛驗(yàn)證。 這條定律可以反映出兩個(gè)結(jié)論，首先是每隔18個(gè)月，單位面積內(nèi)晶體數(shù)量翻倍，這意味著性能也翻倍了。其次價(jià)格不變，等同于同樣價(jià)格買到晶體管數(shù)量也翻倍了，這意味著單個(gè)晶體管成本降低了一半。 而目前3nm制程的芯片既沒有讓性能實(shí)現(xiàn)翻倍，也沒有讓單個(gè)晶體管的成本下降。 根據(jù)行業(yè)媒體Semianalysis的測(cè)算，相較于臺(tái)積電5nm制程工藝，目前3nm測(cè)試芯片在晶體管密度上提高56%，成本增加了約40%。換算下來，3nm制程工藝芯片的單個(gè)晶體管的成本降低約11%，“這幾乎是 50 多年來主要工藝技術(shù)的最弱擴(kuò)展”。 這對(duì)于芯片設(shè)計(jì)公司是無論如何都無法接受的，盡管先進(jìn)制程的利潤(rùn)豐厚，但投入和風(fēng)險(xiǎn)也更大。尤其是在消費(fèi)電子市場(chǎng)疲軟的大背景下，芯片廠商大概率不會(huì)冒險(xiǎn)增加成本去推動(dòng)芯片制程的升級(jí)，未來行業(yè)內(nèi)“擠牙膏”式的產(chǎn)品迭代或?qū)⒊蔀槌B(tài)。 Chiplet會(huì)是未來嗎？ 在半個(gè)月前的年度 IEEE 國際電子器件會(huì)議 (IEDM)上，臺(tái)積電展示了有關(guān)3nm 工藝節(jié)點(diǎn)的許多細(xì)節(jié)。 臺(tái)積電在IEDM上發(fā)表的論文上稱，采用N3和N5工藝的SRAM位單元大小為0.0199μm2和0.021μm2，僅縮小了約5%，而N3E工藝更糟糕，基本維持在0.021μm2，這意味著相比N5工藝幾乎沒有縮減。 這說明臺(tái)積電目前遇到的嚴(yán)峻問題是，SRAM位單元的體積根本無法再繼續(xù)縮減了。 也就是說，在同樣晶體管數(shù)量下，隨著邏輯晶體管單位的縮小，實(shí)際上SRAM單元要占用更多的面積，這也很好地解釋了3nm工藝性能提升不不明顯的原因。 當(dāng)然，這個(gè)問題并不是沒有方案，比如可以使用Chiplet設(shè)計(jì)。 Chiplet又稱“小芯片”或“芯粒”技術(shù)，將原本需要一顆大芯片完成的功能，切分到一個(gè)個(gè)面積比較小的芯粒上，然后將這些具有特定功能的芯粒，通過某種互連技術(shù)連接起來，再封裝成為一個(gè)系統(tǒng)芯片。最初，Chiple是AMD、英特爾、賽靈思等芯片巨頭廠商，為了解決服務(wù)器領(lǐng)域大算力芯片光照掩膜尺寸瓶頸的問題，選擇的一項(xiàng)技術(shù)。 最早提出這個(gè)概念的，是曾經(jīng)Marvell的CEO周秀文，當(dāng)時(shí)的Marvell有很多客戶，其中有很多共同的技術(shù)，周秀文想到，與其在每個(gè)芯片上放一個(gè)模塊，不如把共用的IP變成一個(gè)個(gè)的小芯片，哪個(gè)客戶需要，就拿過來拼在一起。這樣就很好解決了IP重復(fù)使用的問題。彼時(shí)，這個(gè)概念叫做MoChi。 后來，周秀文提出的這個(gè)概念，并沒有在Marvell得到實(shí)現(xiàn)，反而是AMD將其發(fā)揚(yáng)光大。
Chiplet封裝工藝演示圖，圖片來源：Wikichip 早在2017年，AMD就在其初代Epyc服務(wù)器處理器Naples中，實(shí)現(xiàn)了4個(gè)同類CPU的封裝；到2019年AMD又推出了第二代EPYC處理器Rome，此時(shí)使用了8塊CPU芯片，該芯片使用的是14nm工藝，而內(nèi)部封裝的CPU Chiplet使用7nm晶體管來提高速度和功率，Rome是當(dāng)時(shí)英特爾最好的處理器性能的兩倍多。 這也顯示出chiplet的又一特性：在摩爾定律放緩的背景下，可以通過多塊芯片堆疊保持產(chǎn)品性能的提升。 不過，現(xiàn)階段的Chiplet還存在較強(qiáng)的局限性。一位業(yè)內(nèi)專家向虎嗅表示，“尖端的先進(jìn)封裝工藝在精度控制上，已經(jīng)越來越朝著集成電路本身的精度要求在靠攏了。”這也讓先進(jìn)封裝工藝的成本一路水漲船高，英特爾今年在意大利投資45億歐元修建Chiplet工廠，這個(gè)價(jià)格幾乎與一座7nm芯片工廠相持平。 對(duì)于Chiplet技術(shù)來說，仍然是巨頭之間的游戲。多位業(yè)內(nèi)專家告訴虎嗅，其難點(diǎn)并不單是在制造工藝，如何使用先進(jìn)封裝將不同的小芯片模塊組裝起來，如何設(shè)計(jì)架構(gòu)以及各芯片模塊間的互連、如何設(shè)計(jì)接口等，都十分關(guān)鍵。因此，短時(shí)間內(nèi)，Chiplet技術(shù)仍然不可能替代摩爾定律，成為主流。 相比于此前的工藝節(jié)點(diǎn)，臺(tái)積電此次發(fā)布的三納米制程的工藝技術(shù)略顯無力。毫無疑問，在先進(jìn)制程上的競(jìng)爭(zhēng)，半導(dǎo)體廠商依然會(huì)一直卷下去。但現(xiàn)在誰能為其買單？可能連臺(tái)積電自己也說不準(zhǔn)。 |
