|
歷經多年的發展和沉淀，半導體芯片封裝技術在市場研發中已經越來越成熟，如今已有數百種封裝類型。而在這數百種封裝類型中，扇出型封裝技術日益火熱起來，其更被認為是延續和超越摩爾定律的關鍵技術方案。微距追趕時代，中科智芯的先進封裝技術——扇出封裝憑借其在產品良率、可靠性、制造成本、規模化量產速度等優勢，得到了市場的廣泛認可。 在這里，我們將向大家介紹扇出封裝技術的優勢和關鍵工藝。 一、扇出封裝技術優勢 自2000年以來，晶圓級封裝WLP已被廣泛采用并投入生產，其中大部分封裝和測試都是以完整的晶圓形式完成的。WLP不需要中間集成電路(IC)基板，因此可以被更薄的封裝外形所容納，并且可以直接安裝到主板上。扇出封裝(FO)特有的是互連超越芯片邊緣，支持多芯片、2.5D和3D封裝解決方案。FO技術可用于制造再分布層(RDL)轉接板，這是2.5D封裝的低成本替代方案。此外，FO技術有助于垂直方向的多芯片堆疊，從而實現3D封裝解決方案。輸入/輸出(IO)密度可伸縮性極為靈活，還具有通過2D、2.5D和3D結構將無源和有源芯片集成在同一個封裝中的這些優勢和極大的小型化潛力，使其成為半導體封裝的首選技術之一。 FO-WLP是一種多功能半導體封裝技術，可用于各種關鍵應用，如分離式大型處理器芯片、移動APE、汽車雷達和RF、音頻編解碼器、PMIC和潛在的5G封裝天線(AiP)。與傳統的fiip芯片相比，它具有更薄的封裝尺寸、更高的RF性能、更高的I/O密度和更低的熱阻等優點。除了扇出電氣I/O外，它還可用于各種2.5D和3D多芯片集成。今天，FO-WLP已經從低端封裝技術發展成為高性能、高性價比的集成平臺，如圖1所示。 圖1扇出封裝市場驅動因素路線圖 扇出封裝的趨勢是走向更多的集成，而FO-WLP是未來擴展到異構集成的潛在候選。這為新的MCMs(多芯片模塊)、PoPs(層疊封裝)和sip提供了可實施性。FO-WLP的與眾不同在于能夠嵌入多種芯片(獨立于芯片類型、尺寸或側面),允許多種集成可能性:小芯片、大芯片、堆疊或并排多芯片；單芯片和多芯片配置的2D解決方案；2.5D轉接板解決方案；3D SiP和PoP解決方案，可包括面對面(有源芯片正面對芯片背面)或面對面(有源芯片正面對有源芯片正面或F2F)選項；或者與無源和有源組件的異構集成。 FO封裝技術正在滲透更高端的I/O密度，遠遠超過每平方毫米18個，以及更精細的RDL，L/S測量值遠低于5微米/5 μm。TSMC和日月光分別以其FO on substrate technology InFO_oS和FoCoS投入生產，用于網絡應用。未來五年，封裝尺寸將超過25 mm × 25 mm，L/S將走向2微米/2微米及以下。rdl的數量將增加到4個及以上，封裝厚度(不含BGA)將達到150μm。 隨著技術的進步(更高的I/O數、RDL數、TMV、芯片持續等),集成度更高的FO架構(如PoP和SiP)將會被廣泛應用。)。不同終端應用的FO技術路線圖如圖2所示。 圖2 不同終端應用的FO技術路線圖 二、扇出封裝關鍵工藝 扇出封裝技術在不同的OSAT形成各自的技術平臺，歸納起來主要有三種做法：die first/face up，die first/face down和RDL first。以業內技術較成熟、市場應用較廣的eWLB扇出技術為例，其工藝路線如下圖3。 圖3 eWLB工藝流程 eWLB工藝流程分為以下三大部分： 1、Re-con（晶圓重構 wafer reconstitution）:將來料晶圓通過研磨、劃片分割成單獨的芯粒，再將這些芯粒貼合拼在同一個金屬載板上后，通過塑封的方式將這些晶粒重新構成一片EMC晶圓； 2、RDL（再布線）：在重構的EMC晶圓上通過金屬薄膜濺射、光刻、電鍍、去膠、刻蝕等工藝實現芯片內電路的再分布； 3、封裝成型（Backend）：在芯粒再布線形成的焊盤上植入焊球完成芯片的電路連接，然后將封裝好的package通過刀片分割成一個單獨的實體后包裝出貨。 近年來，中科智芯一直堅持創新，在先進封裝技術領域內厚積薄發，不斷夯實在行業發展地位。芯片制造工藝的發展不會停滯，無論是現在還是未來，中科智芯都將精準把握市場趨勢、緊扣科技脈搏，為推動芯片封裝技術的發展貢獻力量。 |
