芯片遍布生活中的各個(gè)角落，在一些領(lǐng)域?qū)π酒闹瞥淌怯泻艽笠蟮摹１热缰悄苁謾C(jī)產(chǎn)品，市面上的高端旗艦手機(jī)幾乎都搭載５ｎｍ，４ｎｍ制程的處理器。
只是未來(lái)的芯片制程會(huì)越來(lái)越難突破，而且成本也會(huì)增加。那么有沒(méi)有既能節(jié)約成本，又能確保芯片性能提升的方式呢？ 或許先進(jìn)封裝是一個(gè)方向。用先進(jìn)的封裝技術(shù)來(lái)改變芯片搭載，布控方式。行業(yè)內(nèi)探索的“芯粒”“芯片堆疊”等技術(shù)其實(shí)都是先進(jìn)封裝的一種。而根據(jù)形式類別的不同，會(huì)分為平面的２Ｄ和立體的３Ｄ封裝技術(shù)。 臺(tái)積電已經(jīng)在大力探索先進(jìn)封裝，并幫助客戶成功造出全球首顆３Ｄ封裝芯片。大致來(lái)看，臺(tái)積電是幫助名為Ｇｒａｐｈｃｏｒｅ的廠商生產(chǎn)出ＩＰＵ芯片，芯片的名稱為“Ｂｏｗ”。 Ｂｏｗ單個(gè)封裝芯片中集成了６００億根晶體管，而且采用的是７ｎｍ工藝制程。如果是傳統(tǒng)的單顆芯片，７ｎｍ能集成幾十億根晶體管已經(jīng)很不容易了，可以說(shuō)是突破７ｎｍ極限了。 就算是５ｎｍ制程，市面上主流的芯片也僅僅集成一百多億根晶體管。能做到６００億根晶體管的密度，完全得益于先進(jìn)封裝技術(shù)的支持。 那么這是怎樣的芯片封裝技術(shù)呢？其實(shí)使用的是臺(tái)積電ＳｏＩＣ－ＷｏＷ技術(shù)，通過(guò)將兩顆裸片上下疊加，上面的裸片負(fù)責(zé)供電和節(jié)能，下面的裸片保障運(yùn)算和處理。在兩顆裸片的３Ｄ封裝效果下，性能疊加，算力和吞吐量都有所提升。 |
