LVTTL轉LVDS MS90C385B/G與LVDS轉LVTTL MS90C386B 功能特點及應用詳解

18126125171

MS90C386B、MS90C385B/G是瑞盟2012年推出的1Port_LVDS_RxTx，MS90C386B為LVDS to LVTTL(RGB),直接替換THC63LVDF84B、DS90C386、DTC34LF86L等；MS90C385B/G為LVTTL(RGB) to LVDS,MS90C385B為TSSOP56封裝, MS90C385G為TFBGA56封裝,直接替換THC63LVD83D、DS90C385、DTC34LF85L等。關鍵特點如下：

一、MS90C386B：LVDS轉LVTTL
    MS90C386（B）芯片能夠將 4 通道的低壓差分信號（LVDS）轉換成 28bit 的 TTL 數據。時鐘通道經過鎖相之后與數據通道并行輸出。在時鐘頻率為 85MHz 時，24bit 的 RGB 數據、3bit 的 LCD 時序數據和1bit 的控制數據以 595Mbps 的速率在每個 LVDS 數據通道中傳輸。輸入時鐘頻率為85MHz時，數據的傳輸速率為 297.5Mbytes/sec。此款芯片配合 MS90C385，是解決高帶寬、高速 TTL 信號層面的電磁干擾和電纜長度問題的理想產品。
◇Pin to Pin替代：THC63LVDF84B、DS90C386、DTC34LF86L
◇MS90C386 與 MS90C386B僅版本差異，MS90C386B兼容MS90C386！
◇MS90C386功能框圖

◇頻率范圍：20-85MHz 時鐘信號
◇較少的總線減少了連線尺寸和費用
◇供電電源 3.3V
◇支持VGA、SVGA、XGA、SXGA，最大支持1440×1050@60Hz、1360×768@60Hz、1280×768@60Hz
◇2.38Gbps數據吞吐量
◇297.5Megabytes/sec 帶寬
◇減小LVDS擺幅來減小電磁干擾（300mV LVDS 擺幅）
◇遵循 TIA/EIA-644 LVDS 標準

二、MS90C385B/G：LVTTLto LVDS

     MS90C385B/G 芯片能夠將28bit 的TTL 數據轉換成4通道的低壓差分型號（1Port LVDS）。時鐘通道經過鎖相之后與數據通道并行輸出。在時鐘頻率為 150MHz 時,24bit的RGB 數據、3bit 的 LCD 時序數據和1bit的控制數據以 1050Mbps 的速率在每個 LVDS 數據通道中傳輸。輸入時鐘頻率為 150MHz 時，數據的傳輸速率為 525Mbytes/sec。MS90C385 的R_FB 管腳可以選擇在時鐘的上升沿或者下降沿有效。此款芯片是解決高帶寬、高速 TTL 信號層面的電磁干擾和電纜長度問題的理想產品。

◇MS90C385B/G功能框圖

◇MS90C385B封裝TSSOP56， MS90C385G封裝TFBGA56
◇MS90C385B Pin to Pin替代：THC63LVD83D、DS90C385、DTC34LF85L
◇MS90C385B兼容MS90C385！
◇頻率范圍：20-150MHz 時鐘信號
◇內核供電電源 3.3V
◇IO供電電源1.8V、3.3V兼容
◇支持VGA、SVGA、XGA、SXGA，最大支持1440×1050@60Hz、1360×768@60Hz、1280×768@60Hz
◇支持擴展頻譜時鐘產生
◇內部集成輸入抖動濾波器
◇減小LVDS擺幅來減小電磁干擾（200mV、345mV LVDS擺幅可供選擇）
◇PLL不需要外部結構
◇遵循 TIA/EIA-644 LVDS 標準

三、MS90C385B、MS90C386B在JEIDA-VESA模式中的具體應用
    LVDS信號模式有兩種： JEIDA與VESA。 LCD屏老一點的有6Bit的，現在普通的是8Bit，新的就是10Bit了，每個clock周期內7bit數據（跟TMDS標準有差別）。

本篇以我公司代理的1PortLVDS發送（Tx）MS90C385B及接受(Rx)MS90C386B為例詳解，我們根據電子產品CPU定義的JEIDA（或VESA）及輸出的RGB565、RGB666、RGB888視頻格式對MS90V385B、MS90C386B數據引腳作對應調整， JEIDA 、VESA模式的RGB數據對應的LVDS轉換ICPin腳參見下表。

MS90C385B MS90C386B之JEIDA VESA模式引腳對應RGB數據表

(注意：上圖展示MS90C385B 6:6:6為連接18bit顯示屏之Pin對應關系)

以連接18bit顯示（即6Bit屏）及主板顯示輸出18bit/24bit、3Lane_LVDS為例，詳解JEIDA、VESA模式下MS90C386B、MS90C385B對應引腳連接方法：

1、MS90C386B之RGB666輸出引腳連接

1.1、VESA格式下之高位引腳空置：RGB666之高位（R6 R7 G6 G7 B6 B7）對應Pin腳7、34、41、42、49、50懸空（建議接地），屏驅動軟件按VESA模式高位RGB數據（R6R7 G6 G7 B6 B7）不使用配置，啟用R0 R1 R2 R3 R4 R5 G0 G1 G2 G3 G4 G5B0 B1 B2 B3 B4 B5 Hsync Vsync DE ，對應MS90C386BPin腳為27 29 30 3233 35 37 38 39 43 45 46 47 51 53 54 55 1 3 5 6腳 ，無用Pin腳接地，防止電磁干擾！

1.2、JEIDA格式下之低位引腳空置：RGB666之低位（R0 R1 G0 G1 B0 B1）對應Pin腳7、34、41、42、49、50懸空（建議接地），與上述1.1懸空引腳一致！屏驅動軟件按JEIDA模式低位RGB數據（R0 R1 G0 G1B0 B1）不使用配置，啟用R2 R3 R4 R5 R6 R7 G2 G3 G4 G5 G6 G7 B2 B3 B4 B5 B6 B7 Hsync Vsync DE ，對應MS90C386B Pin腳分別為27 29 30 32 33 35 37 38 39 43 45 46 47 51 53 54 55 1 3 56腳 ，與上述1.1對應引腳一致！無用Pin腳接地。

1.3、RGB666視頻格式下，LVDS差分輸入僅用3組：JEIDA、VESA格式下3Lane數據LVDS輸入與RGB666輸出對應引腳一致，具體參考上面圖表“MS90C385B MS90C386B之JEIDA VESA模式引腳對應RGB數據表”，即啟用3Lane LVDS輸入數據RxIN0±、RxIN1±、RxIN2±，對應引腳分別為10-9、12-11、16-15，還有1Lane輸入時鐘RxCLKIN±, 對應引腳18-17。

第4Lane LVDS RxIN3±不用(P20-P19)，但需按以下電路連接：

2、MS90C385B連接18bit LVDS顯示之RGB666輸入引腳連接

2.1、VESA格式下之高位引腳空置：RGB666之高位（R6 R7 G6 G7 B6 B7）對應Pin腳50、2、8、10、16、18懸空（建議接地），屏驅動軟件按VESA模式高位RGB數據（R6 R7 G6 G7B6 B7）不使用配置，啟用R0 R1 R2 R3 R4 R5 G0 G1 G2 G3 G4 G5 B0 B1 B2 B3 B4 B5 Hsync Vsync DE ，對應MS90C385B Pin腳為51 52 54 55 56 3 4 6 7 11 12 14 15 19 20 22 23 24 27 28 30腳，無用Pin腳接地，防止電磁干擾！

2.2、JEIDA格式下之低位引腳空置：RGB666之低位（R0 R1 G0 G1 B0 B1）對應Pin腳50、2、8、10、16、18懸空（建議接地），與上述2.1項懸空引腳一致！屏驅動軟件按JEIDA模式低位RGB數據（R0 R1 G0 G1B0 B1）不使用配置，啟用R2 R3 R4 R5 R6 R7 G2 G3 G4 G5 G6 G7 B2 B3 B4 B5 B6 B7 Hsync Vsync DE ，對應MS90C385B Pin腳分別為51 52 54 55 56 3 4 6 7 11 12 14 15 19 20 22 23 24 27 28 30腳 ，與上述2.1項對應引腳一致！無用Pin腳接地。

2.3、在18bit LVDS顯示之RGB666視頻格式下，LVDS差分輸出僅用3組：JEIDA、VESA格式下3Lane數據LVDS輸出與RGB666輸入對應引腳一致，具體參考上面圖表“MS90C385BMS90C386B之JEIDA VESA模式引腳對應RGB數據表”，即僅用3Lane LVDS輸出數據TxOut0±、TxOut1±、TxOut2±，對應引腳分別為47-48、45-46、41-42，還有1Lane輸出時鐘TCLK±, 對應引腳39-40。第4Lane LVDSTxOut3±懸空不用(P37、P38)，建議該Pin接地。

2.4、視頻源為18bit（RGB666）,而輸出顯示屏為24bit時：MS90C385B之TX0（P51）、TX1（P52）、TX7（P4） 、TX8（P6）、TX15（P15）、TX18（P19）懸空或接地,這是MS90C385B應用特殊點，切記！具體如下圖所示：

3、MS90C385B、MS90C386B在RGB888 之VESA、JEIDA模式下Pin連接方法則按上面圖表“MS90C385BMS90C386B之JEIDA VESA模式引腳對應RGB數據表”對應連接即可，這里不再詳細說明。

4、MS90C385BMS90C386B在RGB565格式之輸入_輸出引腳連接

MS90C386B之RGB565格式輸入LVDS與輸出RGB引腳連接與本篇上述1.1-1.3項應用一致，不同點為：JEIDA模式下R2、B2對應之引腳27、47腳懸空不用，無用引腳接地。VESA模式下R5、B5對應之引腳35 、1腳懸空不用,無用引腳接地。

MS90C385B之RGB565格式輸入RGB與輸出LVDS引腳連接與本篇上述2.1-2.3項應用一致，不同點為：JEIDA模式下R2、B2對應之引腳51、15腳懸空不用，無用引腳接地。但有客戶將R2(P51腳)與R7（P3腳）連接，將B2（P15腳）與B7(P24腳)連接事例。VESA模式下R5、B5對應之引腳3、24腳懸空不用，無用引腳接地。

四、LVDS信號PCB Layout注意事項

1、LAYOUT時,差分信號輸出端,幾組線必須等長、等寬(8mil-10mil), 且阻抗必須控制在每對線100Ω。

2、電源需分成3組LVDS,Logic,PLL,其三組電源必須分開LAYOUT。

3、地不需分割,分割反而不好。

4、在電源部份要加濾波電容推薦1uF及104。

5、接收端之LVDS必須于每對線終端(靠LVDS腳位處)各接100Ω電阻（即MS90C386）。

6、輸入訊號端串聯一個終端電阻為20Ω-40Ω(建議值)連接至信號端再串接一個電容(其電容值取決于EMC的頻率,其建議值為100PF~400PF)。

7、RGB信號線,其盡可能要等長、等寬,不然也不可以差太多,否則信號會受影響。

8、CLOCK和信號線Fan out時,其最好可以等長、等寬,若無法等長、等寬,也不能差距太多,否則輸出訊號品質會很差。

9、CLOCK走線兩邊包GND,其作用在于避免串音到其它信號，若無包地，與其它信號必須至少留3倍線寬的間距。

10、LAYOUT時,若正反面擺件時,須注意正面要擺放ANALONG及高頻的零件 ，而背面則放置低頻的零件，例如AYER1.ANALONG/高頻零件, LAYER2.GND , LAYER3.VCC , LAYER4.低頻零件。

11、電源腳須接上濾波電容,不可將濾波電容距離IC電源腳太遠,否則沒有慮波效果。

12、重要的信號腳預留連接IC電源（Vcc）之電阻位置（如Clock引腳）。

13、LVDS LAYOUT時, 須獨立出一塊(中間挖空),上下走線,其中間不走任何信號線。

14、CONNECTOR(中間挖空),上下走線,其中間不走任何信號線,其做用在于防打靜電及EMI。

15、信號頻率較高的信號線與信號頻率較低的信號線(約相差100KHZ)平行走線時,此二線中間需加GND trace或Plane(平面,層)避免串音發生。高電壓(高電流)與低電壓(低電流)的信號線平行走線時,此二線中間亦需加GNDTrace 或Plane(平面,層)，避免串音發生。

MS90C385B-2022.V2.0.pdf (1.2 MB, 售價: 3 積分)

2022-9-21 10:49 上傳

點擊文件名下載附件
LVTTL to LVDS
售價: 3 積分  [記錄]  [購買]
下載積分: 積分 -1

MS90C385G_2022.pdf (1.37 MB, 售價: 3 積分)

2022-9-21 10:49 上傳

點擊文件名下載附件
LVDTTL轉LVDS
售價: 3 積分  [記錄]  [購買]
下載積分: 積分 -1

MS90C386B.pdf (1.04 MB, 售價: 3 積分)

2022-9-21 10:50 上傳

點擊文件名下載附件
LVDS轉LVTTL
售價: 3 積分  [記錄]  [購買]
下載積分: 積分 -1