|
描述 MS5510 是 8 比特，20MSPS 模數(shù)轉(zhuǎn)換器（ADCs）,同時使用一個半閃速結(jié)構(gòu)。MS5510在 5V 的電源電壓下工作，其典型功耗只有 130mW，包括一個內(nèi)部的采樣保持電路，具有高阻抗方式的并行輸出口以及內(nèi)部基準(zhǔn)電阻。 與閃速轉(zhuǎn)換器（flash converters）相比，半閃速結(jié)構(gòu)減少了功耗和晶片尺寸。通過在 2步過程（2-step process）中實現(xiàn)轉(zhuǎn)換，可以大大減少比較器的數(shù)目。轉(zhuǎn)換數(shù)據(jù)等待時間為 2.5個時鐘。 MS5510 有兩種工作模式。模式一使用 3 個內(nèi)部基準(zhǔn)電阻連接 VDDA 可產(chǎn)生標(biāo)準(zhǔn)的 2V 滿度轉(zhuǎn)換范圍。為了實現(xiàn)此選項僅需外部跳線器。模式二通過內(nèi)部電阻區(qū)產(chǎn)生標(biāo)準(zhǔn)的 4V 滿度轉(zhuǎn)換范圍。這減少了對外部基準(zhǔn)或電阻器的需求。差分線性度在 25℃溫度下為 0.5LSB，在整個工作溫度范圍內(nèi)的最大值是 0.75LSB。用差分增益 1%和差分相位為 0.7%可以規(guī)定動態(tài)特性范圍。 MS5510 的工作溫度-45℃至 85℃。 特點 模擬信號輸入范圍： -模式一…2V MAX -模式二…4V MAX 8 比特分辨率 積分線性誤差 ±0.75 LSB（25℃） ±1 LSB（-20℃-75℃） 微分線性誤差 ±0.5 LSB（25°C） ±0.75 LSB（-20℃-75℃） 最快轉(zhuǎn)換頻率 20MSPS 5V 單電源工作 低功耗 模式一…127.5mW 模式二…150mW 應(yīng)用 多媒體圖像處理 視頻會議 高速數(shù)據(jù)轉(zhuǎn)換 正交調(diào)制解調(diào)器 MS5510完美替代TLC5510 管腳圖 管腳說明圖 結(jié)構(gòu)框圖 工作原理 MS5510 是具有兩個低位比較器塊的半閃速（semiflash）ADC（每四位一個比較器）。如圖 3 所示，輸入電壓 VI(1)在 CLK1 的下降沿采樣入高位比較器塊和低位比較器塊(A），S(I)。高位比較器塊在 CLK2 上升沿確定高位數(shù)據(jù) UD(1)，同時，低基準(zhǔn)電壓（lower referencevoltage）產(chǎn)生與高位數(shù)據(jù)相對應(yīng)的電壓 RV(1)。低位比較器塊(A)在 CLK3 上升沿確定低位數(shù)據(jù) LD(1)。VD(1)和 LD(1)在 CLK4 的上升沿組合在一起并輸出為 OUT(1)。根據(jù)上面所述的內(nèi)部操作，輸出數(shù)據(jù)滯后模擬輸入電壓采樣點 2.5 個時鐘。輸入電壓 VI(2)在 CLK2 下降沿被采樣，UD(2)在 CLK3 的上升沿最后確定，LD(2)在 CLK4 的上升沿被低位比較器塊(B)最后確定。OUT(2)在 CLK5 上升沿輸出。 內(nèi)部基準(zhǔn) 工作模式一 MS5510 具有三個內(nèi)部電阻以便能產(chǎn)生內(nèi)部基準(zhǔn)電壓。這些電阻連接到 VDDA，REFTS，REFT，REFB，REFBS 以及 AGND。要使用內(nèi)部產(chǎn)生的基準(zhǔn)電壓，應(yīng)當(dāng)如圖 4 所示那樣進行連接。這種連接提供用于額定數(shù)字輸出的標(biāo)準(zhǔn)視頻 2V 基準(zhǔn)。 工作模式二 模擬輸入電壓范圍為 4V，REFT 接 4V 電壓，REFB 接地，其它端口如圖所示連接。這種連接通過輸入一個 0 到 4V 的 ANALOG IN 信號來提供數(shù)字輸出。 應(yīng)用資料 以下注記是應(yīng)當(dāng)與 MS5510 一起使用的設(shè)計推薦項。 � 為了減少系統(tǒng)噪聲，外部模擬和數(shù)字電路應(yīng)當(dāng)實際上分離開來并盡可能屏蔽。 � 在整個評估和生產(chǎn)過程中應(yīng)當(dāng)使用射頻 （RF）試驗板或印制電路板 （PCB）技術(shù)。 用于測試評估（bench evaluation）的試驗板應(yīng)當(dāng)鍍銅。 � 因為 AGND 和 DGND 在內(nèi)部未連接，所以這些引腳需要在外部連接。采用試驗板時，這些地線應(yīng)當(dāng)通過具有良好電源旁路的單獨引線連接。為了使拾取的噪聲為最小，最好把隔開的雙鉸線電纜（separate twisted-pair cabels）用于電源線。在印制電路板布局上應(yīng)用使用模擬和數(shù)字地平面。 � VDD 至 AGND 和 VDDD 至 DGND 應(yīng)當(dāng)分別用 1μF 電容器去耦，去耦電容應(yīng)當(dāng)盡可能靠近它所影響的器件引腳處。對 0.01μF 電容，推薦使用陶瓷芯片電容器。對模擬和數(shù)字地，為了確保無固態(tài)噪聲（solid noise-free）的接地連接，試驗時應(yīng)當(dāng)小心。 � VDD，AGND 以及 ANALOG IN 引腳應(yīng)當(dāng)與高頻引腳 CLK 和 D0-D7 隔離開來。當(dāng)可能時，在印制電路板上 AGND 走線應(yīng)當(dāng)放在 ANALOG IN 走線的兩側(cè)以供屏蔽之用。 � 在測試與使用器件時，在感興趣的頻率范圍內(nèi)連接到模擬輸入端的驅(qū)動源電阻應(yīng)當(dāng)是10Ω或更小的數(shù)值。 |
