|
|
|
積分電路定義
輸出信號與輸入信號的積分成正比的電路，稱為積分電路。
積分電路原理
從圖中可以看出，Uo=Uc=(1/C)∫icdt,因Ui=UR+Uo,當t=to時，Uc=Oo.隨后C充電，由于RC≥Tk,充電很慢，所以認為Ui=UR=Ric,即ic=Ui/R,故
Uo=(1/c)∫icdt=(1/RC)∫icdt
這就是輸出Uo正比于輸入Ui的積分（∫icdt）
RC電路的積分條件：RC≥Tk 電路結構如圖J-1，積分電路可將矩形脈沖波轉換為鋸齒波或三角波，還可將鋸齒波轉換為拋物波。電路原理很簡單，都是基于電容的沖放電原理，這里就不詳細說了，這里要提的是電路的時間常數R*C，構成積分電路的條件是電路的時間常數必須要大于或等于10倍于輸入波形的寬度。
積分電路特點
1:積分電路可以使輸入方波轉換成三角波或者斜波
2:積分電路電阻串聯在主電路中，電容在干路中
3：積分電路的時間常數t要大于或者等于10倍輸入脈沖寬度
4：積分電路輸入和輸出成積分關系
積分電路的設計方法與步驟
積分電路的設計可按以下幾個步驟進行：1． 選擇電路形式積分電路的形式可以根據實際要求來確定。
若要進行兩個信號的求和積分運算，應選擇求和
積分電路。若只要求對某個信號進行一般的波形變換，可選用基本積分電路。基本積分電路如圖1
所示：
2．確定時間常數τ=RC
τ的大小決定了積分速度的快慢。由于運算放大器的最大輸出電壓 Uomax為有限值（通
常 Uomax=±10V 左右），因此，若τ的值太小，則還未達到預定的積分時間 t 之前，運放已經
飽和，輸出電壓波形會嚴重失真。所以τ的值必須滿足：
當 ui為階躍信號時，τ的值必須滿足：
另外，選擇τ值時，還應考慮信號頻率的高低，對于正弦波信號 ui=Uimsinωt，積分電
路的輸出電壓為：
因此，當輸入信號為正弦波時，τ的值不僅受運算放大器最大輸出電壓的限制，而且與
輸入信號的頻率有關，對于一定幅度的正弦信號，頻率越低τ的值應該越大。
3．選擇電路元件
1）當時間常數τ=RC 確定后，就可以選擇 R 和 C 的值，由于反相積分電路的輸入電阻
Ri=R，因此往往希望 R 的值大一些。在 R 的值滿足輸入電阻要求的條件下，一般選擇較大的
C 值，而且 C 的值不能大于 1μF。
2）確定 RP
RP 為靜態平衡電阻，用來補償偏置電流所產生的失調，一般取 RP=R。
3）確定 Rf
在實際電路中，通常在積分電容的兩端并聯一個電阻 Rf。Rf 是積分漂移泄漏電阻，用來
防止積分漂移所造成的飽和或截止現象。為了減小誤差要求 Rf ≥ 10R。
4．選擇運算放大器
為了減小運放參數對積分電路輸出電壓的影響，應選擇：輸入失調參數（UIO、IIO、IB）
小，開環增益（Auo）和增益帶寬積大，輸入電阻高的集成運算放大器。
積分電路的調試
對于圖 1 所示的基本積分電路，主要是調整積分漂移。一般情況下，是調整運放的外接
調零電位器，以補償輸入失調電壓與輸入失調電流的影響。調整方法如下：先將積分電路的
輸入端接地，在積分電容的兩端接入短路線，將積分電容短路，使積分電路復零。然后去掉
短路線，用數字電壓表（取直流檔）監測積分電路的輸出電壓，調整調零電位器，同時觀察
積分電路輸出端積分漂移的變化情況， 當調零電位器的值向某一方向變化時， 輸出漂移加快，而反方向調節時，輸出漂移變慢。反復仔細調節調零電位器，直到積分電路的輸出漂移最小
為止。
設計舉例
已知：方波的幅度為 2 伏，方波的頻率為500Hz，要求設計一個將方波變換為三角波的
積分電路，積分電路的輸入電阻 Ri≥10kΩ， 并采用μA741 型集成運算放大器。
設計步驟：
1．選擇電路形式
根據題目要求，選用圖 2 反相積分電路。
2．確定時間常數τ=RC
要將方波變換為三角波，就是要對方波的每半個周期分別進行不同方向的積分運算。
當方波為正半周時，相當于向積分電路輸入正的階躍信號；當方波為負半周時，相當于向積
分電路輸入負的階躍信號。因此，積分時間都等于 。 由于μA741 的最大輸出電壓 U =±10V 左右，所以，τ的值必須滿足：
由于對三角波的幅度沒有要求，故取τ=0.5ms。
3．確定 R 和 C 的值
由于反相積分電路的輸入電阻 Ri≥10kΩ，故取積分電阻 R=Ri=10 kΩ。
因此，積分電容：
4. 確定 Rf和 RP的值
為了減小 Rf 所引起的積分誤差，取 ? = ? = × = = k R Rf
100 10 10 10 10 5 4
平衡電阻 RP 為： ? ≈ ? ? = = k k k R R R f p 1 . 9 100 // 10 //
基于單片機的雙積分電路設計
0 引言 A／D轉換電路是數據采集系統中的重要部分，也是計算機應用系統中一種重要的功能接口。目前市場上有兩種常用的A／D轉換芯片，一類是逐次逼近式的，如AD1674，其特點是轉換速度較高，功率較低。另一類是雙積分式的，如ICL7135，其特點是轉換精度高、抗干擾能力強。但高位數的A／D轉換器價格相對較高。本文介紹的一種基于單片機的高精度、雙積分型A／D轉換電路，具有電路體積小、成本低、性價比高、結構簡單、調試容易和工作可靠等特點，有很好的實際應用價值。 1 雙積分式ADC基本原理 雙積分式ADC的基本電路如圖1所示，運放A 1、R、C用來組成積分器，運放A2作為比較器。電路先對未知的模擬輸入電壓U1進行固定時間T1的積分，然后轉為對標準電壓U0進行反向積分，直到積分輸出返回起始值，反向積分時間為T0。如圖2所示，輸入電壓U1越大，則反向積分時間越長。整個采樣期間，積分電容C上的充電電荷等于放電電荷，因而有 由于U0及T1均為常數，因而反向積分時間T0與輸入模擬電壓U1成正比，此期問單片機的內部計數器計數值與信號電壓的大小成正比，此計數值就是U1所對應的數字量。 2 實用雙積分A／D轉換電路 1)硬件電路圖 如圖3所示，運放A1、R、C構成積分電路，C常取0．22μF的聚丙烯電容，R常取500KΩ左右，A2是電壓跟隨器，為電路提供穩定的比較電壓，運放 A3作為電壓比較器，保證A／D轉換電平迅速翻轉，CD4051是多路選擇開關，單片機P1．0、P1．1、P1．2作為輸出端口，控制其地址選擇端A、 B、C選擇不同的通道輸入到積分器A1，U為將要進行A／D轉換的模擬輸入電壓，Uin為積分器的輸入電壓，U0為比較電壓，U1為基準電壓，為使A／D 轉換結果具有更高的精度，基準電路應該提供精確的電壓，建議使用精度為1％的精密電阻，單片機使用89C51，其內部定時器T0為積分電路提供精確的時間定時，計數器T1用來記錄反向積分時間，INT0用來檢測比較器電平變化。所需測量的模擬輸入信號和零點參考電壓以及基準電壓接到多路選擇開關的輸入端，通過單片機中的程序控制，輪流選擇接入各路輸入信號，通過積分電路分別和固定電壓進行定時或定值積分。 積分電路的輸出信號作為比較器的輸入信號與比較電壓進行比較，當比較器輸出翻轉信號時，CPU計數器停止計數，從而獲得零點參考電壓的計數值，對這個數據進行處理計算后，完成A／D轉換。 2)轉換過程 為了給積分電路提供積分零點，在系統上電階段，積分電路先接通GND，待比較器輸出為低電平時，再對積分電路進行一段時間的放電，以使得積分電容零電荷。因此雙積分電路的工作過程分為三個階段： (1)清零階段：當比較器輸出低電平時，積分電容上聚集了大量電荷，必須對其放電為后續的A／D轉換提供精確的零起始點。即對U0進行定值積分，由 由此可見放電時間根據U0、U1、R、C具體值而定。 (2)積分階段：對模擬輸入電壓Uin進行固定時間積分，積分時長T1，由A／D的精度決定，精度越高積分時間越長，此階段積分器的輸出電壓 (3)比較階段：對模擬輸入電壓進行定時積分后，再對零電平進行反向積分直到比較器的輸出發生翻轉，此階段積分器的輸出電壓為 由比較器原理得U10=U1，由此可得 1 小時前 上傳下載附件 (18.35 KB) 其中T1、U0、R、C、U1均為常數，即對零電平的積分時間T0與模擬輸入電壓U成正比，T0即為所求值。具體轉換波形如圖4所示。 3)軟件設計 單片機內部定時器T0分別控制對基準電壓和模擬電壓的定時積分，計數器T1用來記錄反向積分時間，P1．0、P1．1、P1．2控制多路選擇開關的通道，且單片機以查詢方式檢測比較器的輸出電平。以上分析可知該系統A／D轉換流程圖如圖5所示。
3 電路特點分析 由上述分析可知，模擬電壓U大于基準電壓U1時，在對模擬電壓U定時積分后對零電平進行定值積分，波形圖如圖4所示。而當模擬電壓U小于基準電壓U1時，在對模擬電壓U定時積分后應對U0進行定值積分，只需在軟件設計上加以區別或提供負值的基準電壓即可。本電路充分利用了單片機成本低廉、可靠性高的優勢，主要元件僅僅為一個單片機89C5 1、一個多通道模擬開關CD4051、一個四運放LM324，因而結構簡單，性價比高。實際應用表明，此雙積分型A／D轉換器的特點是工作性能穩定并且抗干擾能力比較強，但從原理分析可知，該電路存在固有的延遲，因此不適合采集連續快速變化的信號。采用了多路選擇開關CD4051實現了積分器輸入變量的轉換，單片機控制其通道的選擇，完成了清零、積分、比較各環節，完成雙積分A／D，此電路具有結構簡單，成本低廉，穩定性好的特點。 本設計電路保留了雙積分A／D轉換的主要特點，且整個電路構成的成本非常低廉只要合理選擇、調整電路參數，減少數據處理誤差，就可以進一步提高轉換精度和速度，且具有轉換過程簡單、轉換精度高和成本低等突出的特點。因此在數據采集系統及其他應用系統中有很好的使用價值。
原文出自：電路設計論壇 |
|
發表于 2011-11-7 15:04:14
收藏
頂
踩
