|
來源：Microchip Technology 作者：航空航天業務部高級產品營銷工程師 Julian Di Matteo 在挑選現場可編程門陣列（FPGA）半導體產品時，衛星和航天器系統設計人員有幾種不同的選擇。一種是選擇商用現貨（COTS）組件，這種做法可降低組件單位成本，縮短交付時間，但可靠性通常不足，必須進行篩選（導致成本和工程資源增加），并且需要使用軟硬三重模塊冗余（TMR）來減輕空間輻射效應。對于要求不能出現故障的任務，設計人員通常會選擇采用抗輻射設計（RHBD）技術的 FPGA，雖然成本較高，但這類產品經過篩選和認證，符合合格制造商清單（QML）Q 類和 V 類標準。QML V 類是航天用半導體的最高認證標準。載人任務和安全關鍵型任務依靠 QML-V 組件降低故障風險。 提高性能、增強板上數據處理能力以及提供高速通信能力，這些航空領域的挑戰性需求日益增加，設計人員必須設計出滿足這些需求的系統。此類耐輻射 RT FPGA 以其制造商的航天經驗和專業知識為后盾，依托通過 QML V 類測試的多個解決方案，提供了一種采用耐輻射設計的解決方案。本文重點介紹航天應用可以采用的不同 FPGA 技術以及組件的開發過程。 空間輻射效應 由于商用現貨組件無法免疫各種空間輻射效應的影響，會導致集成電路性能下降或出現故障，因此需使用 RT FPGA。 在各種輻射效應中，有一種稱為總電離劑量（TID），它是由空間中的帶電粒子和伽馬射線引起的輻射所致。這種輻射可通過在材料中產生電離而積聚能量。電離會改變材料的電荷激發、電荷傳輸、鍵合和解離特性，從而對器件參數造成不利影響。TID 是電子器件在指定時段（通常是任務時間）的電離輻射累加。損傷程度取決于輻射量，用輻射吸收劑量（RAD）表示。視 TID 輻射耐受性而定，器件可能會產生功能性或參數性故障。FPGA 中受 TID 輻射影響的常見參數包括傳輸延時增加，這會降低器件性能。另一個故障機制是，在受到高 TID 輻射后，泄漏電流會增大。 另一類輻射效應是單粒子效應（SEE）。這是指瞬態翻轉、瞬變或永久性損傷，因粒子（例如質子、重離子和α粒子等）輻射撞擊到晶體管的敏感區域所致，會引發各種故障。SEE 表現為包括單粒子翻轉（SEU）在內的不同形式，在重離子、α粒子或質子等高能電離粒子照射電路或通過集成電路時產生，會導致系統邏輯中斷。 同樣令人棘手的是單粒子鎖定（SEL），這是一種因單粒子誘導的高電流狀態導致器件功能喪失的情況。SEL 不一定具有破壞性。對于具有破壞性的鎖定粒子，電流不會恢復到標稱值。而對于不具有破壞性的鎖定粒子，在 FPGA 上電循環后，高電平電流將恢復到標稱值。 FPGA 技術比較 FPGA 有四種基本類型： · SRAM 型 FPGA SRAM 型 FPGA 使用靜態存儲器存儲邏輯單元配置數據。SRAM 具有易失性，掉電后器件配置會丟失。而上電時必須對 FPGA 進行編程。SRAM 型技術的功耗往往更高，對輻射更敏感。 · 閃存型 FPGA 可重新編程的閃存型 FPGA 主要使用閃存來存儲配置。閃存技術不受 SEU 影響，因而不再受到 FPGA 配置存儲器中輻射所致粒子翻轉的威脅。與 SRAM 型 FPGA 的功耗相比，RTG4 閃存型 FPGA 的功耗最多可減少 50%。采用閃存技術不需要外部存儲器、冗余或連續配置監視，從而在多個方面簡化了設計。這種技術也無需使用散熱器，因此可縮小設計尺寸并減小重量，而且有助于降低功耗，這對于電子模塊通過太陽能電池板供電的情況尤為重要。 · SONOS 型 FPGA 此類 FPGA 的一個示例是 Microchip 的 RT PolarFire FPGA，其具備表征化輻射數據、低功耗以及不受 SEU 配置影響的輻射性能，并提供經過 QML-V 認證的高可靠性組件。這些 FPGA 在 28 納米工藝節點上基于硅-氧化物-氮化物-氧化物-硅（SONOS）非易失性（NV）技術開發。已通過測量逆變器的傳輸延時對 28 納米和較早的 65 納米進行了技術對比。測試結果表明，在性能上，采用 28 納米 SONOS 技術比采用 65 納米閃存技術要高出 2.5 倍。這些 SONOS 型 FPGA 在提供低功耗解決方案的同時，還具備出色的抗輻射性能，并且不受 SEU 影響。SONOS 型 FPGA 已通過 QML-V 認證，是需要進行高速信號處理的應用的理想之選。 圖 1 給出了閃存型 FPGA 和 SONOS 型 FPGA 為免受 SEU 影響而采用的架構。 
圖 1——閃存型 FPGA 和 SONOS 型 FPGA 的配置存儲器不受 SEU 影響 · 反熔絲型 FPGA 反熔絲型 FPGA 只可編程一次，與閃存型 FPGA 和 SONOS 型 FPGA 相比，關鍵的可重編程優勢受到限制。反熔絲開始并不導電，但燒斷后可以導電（其特性與熔絲相反）。反熔絲技術的抗輻射能力非常強。 如何開發 RT FPGA RT FPGA 基于具備卓越輻射 TID 性能的多種制造工藝開發。這包括通過在電路級內置 TMR 的觸發器實現的 RHBD。如果尚未在芯片級實現 TMR，則可以實現部署在軟件中的 TMR（稱為軟 TMR）。芯片開發完成后，會對 RT FPGA 進行嚴格的認證。 要使器件達到最高標準，必須符合美國國防部發布的 MIL-PRF-38535 標準，這項標準為軍用和航空集成電路確立了一致的認證、測試和可靠性標準。MIL-PRF-38535 針對想加入美國國防后勤局（DLA）發布的 QML 中的制造商定義了一些要求。 產品開發的另一方面是表征 SEE 性能，在未改變芯片設計的情況下，它不隨晶圓批次而變化。凍結設計后，FPGA 制造商即可開始 SEE 表征過程。器件投產后，只要設計沒有變化，并且組件已完全表征，就不需要進行額外的 SEE 性能測試。 一些工藝方法的 TID 性能可能會因晶圓批次而異，因此，必須在生產期間基于晶圓執行 TID 性能測試，以保證器件符合目標 TID 等級規格（25 krad、100 krad 和 300krad）。 RT FPGA 對航天器設計的影響 最新的 RT FPGA 具有諸多優勢，為簡化相關設計提供了豐富的選擇，而且能顯著提高板上數據處理能力。為滿足這些需求，RT FPGA 工藝節點在縮小以提高性能及加快信號處理速度，并提供更大的存儲容量和更多 DSP 功能。此外，RT FPGA 還提供其他一些關鍵優勢，包括可重新編程，比 ASIC 的開發速度快等。通常，FPGA 在升空后不會重新編程，但隨著設計復雜性的提高，在系統設計人員遵循設計原則并對與在軌重新編程相關的成功率和風險進行審慎評估的前提下，可以選擇重新編程。 |
