|
編者按：模數(shù)轉(zhuǎn)換器 (ADC) 將模擬世界連接到數(shù)字世界，因此是連接到現(xiàn)實(shí)世界的任何電子系統(tǒng)的基本部件。它們也是決定系統(tǒng)性能的關(guān)鍵因素之一。本系列文章探討 ADC 的基礎(chǔ)知識(shí)、各種 ADC 類(lèi)型及其應(yīng)用。本系列中第 1 部分的模擬基礎(chǔ)知識(shí)討論了 SAR ADC。第 2 部分討論三角積分轉(zhuǎn)換器。第 3 部分探討流水線 ADC。本文為第 4 部分，將說(shuō)明三角積分 ADC 如何能夠生成超低噪聲結(jié)果。第 5 部分探討 SAR ADC 難以處理的輸入驅(qū)動(dòng)問(wèn)題。 三角積分 (ΔƩ) 集成電路拓?fù)淙栽谀?shù)轉(zhuǎn)換器 (ADC) 中廣泛使用，為過(guò)程控制、精密溫度測(cè)量和稱(chēng)重儀應(yīng)用提供高分辨率、高集成度和低功耗的解決方案。 關(guān)于這種轉(zhuǎn)換器有一個(gè)令人費(fèi)解的事實(shí)，它從 1 位轉(zhuǎn)換開(kāi)始，理論信噪比 (SNR) 為 7.78 dB，相當(dāng)于 5 V 系統(tǒng)中存在 2 V (VRMS) 噪聲。在此基礎(chǔ)之上，該 ADC 可發(fā)展為真正的 24 位三角積分轉(zhuǎn)換器，提供 146 dB 的理論 SNR，相當(dāng)于 5 V 系統(tǒng)中存在 244 nV 的 RMS 噪聲。 分辨率能夠從 1 位躍升至 24 位，主要依賴(lài)過(guò)采樣算法、噪聲整形調(diào)制器和數(shù)字濾波器來(lái)降低量化噪聲并提高 SNR。通過(guò)改用放大器輸入級(jí)饋入 12 位或 16 位逐次逼近寄存器 (SAR) ADC，這種方法可以規(guī)避 ΔƩ 轉(zhuǎn)換器的復(fù)雜性及其相關(guān)的噪聲。此設(shè)計(jì)路徑行之有效，但需要在印刷電路板上使用更多的集成電路并增加 BOM 成本。 有一種更好的方法可以解決噪聲問(wèn)題：利用超低噪聲 ΔƩ ADC，該問(wèn)題可以迎刃而解。 本文將簡(jiǎn)要討論低噪聲目標(biāo)應(yīng)用以及如何在內(nèi)部設(shè)計(jì) ΔƩ ADC 來(lái)滿足這一要求。然后介紹 Texas Instruments 的兩款 ΔƩ ADC，其中一款強(qiáng)調(diào) 24 位精度，另一款強(qiáng)調(diào) 32 位精度，同時(shí)還將說(shuō)明如何利用這兩款產(chǎn)品中強(qiáng)大的數(shù)字濾波功能。 適合 ΔƩ ADC 的應(yīng)用場(chǎng)合 從模擬的角度來(lái)看，工程師在測(cè)量溫度、壓力、測(cè)壓元件和光學(xué)傳感器的輸出時(shí)，需要不同的精度。從根本上講，放大器增強(qiáng)了設(shè)計(jì)人員量化這類(lèi)較小模擬量（多數(shù)情況下接近于 DC）的能力。漸進(jìn)式數(shù)字化帶來(lái)了視角和功能上的變化，同時(shí)增強(qiáng)了存儲(chǔ)和修改傳感器信號(hào)的能力。 為實(shí)現(xiàn)數(shù)字捕獲，典型的傳感器信號(hào)路徑始于傳感器，經(jīng)過(guò)增益、多路復(fù)用和濾波器級(jí)，然后到達(dá) ADC（圖 1a）。 
圖 1：使用 SAR ADC (a) 或 ΔƩ ADC (b) 將傳感器信號(hào)數(shù)字化的兩種技術(shù)。對(duì)于高分辨率電路，SAR ADC 需要放大功能和五階有源濾波器，ΔƩ ADC 則需要前端模擬一階無(wú)源濾波器。（圖片來(lái)源：A Baker’s Dozen: Real Analog Solutions for Digital Designers，B. Baker，ISBN 0-7506-7819-4） 圖 1a 中的轉(zhuǎn)換器是一個(gè) SAR ADC，可以執(zhí)行 12 位到 18 位轉(zhuǎn)換，并且能以高達(dá) 10 兆次采樣/秒 (MSPS) 的轉(zhuǎn)換速率運(yùn)行。16 位轉(zhuǎn)換器可提供 216，即 65,536 個(gè)段。在 5 V 系統(tǒng)中，最低有效位 (LSB) 為 5 V/216298，即 76.3 mV，理論 SNR 等于 98 dB。通過(guò)在 SAR 轉(zhuǎn)換器之前執(zhí)行模擬增益，可以實(shí)現(xiàn)更高的精細(xì)度。 ΔƩ 信號(hào)鏈（圖 1b）利用單個(gè)轉(zhuǎn)換器提高了信號(hào)鏈的分辨率，同時(shí)也降低了 BOM 成本。ΔƩ ADC 可提供 16 位到 32 位轉(zhuǎn)換。在此信號(hào)鏈中，24 位 ΔƩ ADC 可提供 224，即 16,777,216 個(gè)段。因此，在 5 V 系統(tǒng)中，LSB 為 5 V/224，即 298 nV，理論 SNR 等于 146 dB。此分辨率水平為轉(zhuǎn)換器提供了更加接近傳感器能力的精細(xì)度。 由于內(nèi)部數(shù)字濾波器需要時(shí)間來(lái)實(shí)現(xiàn)濾波計(jì)算，因此 24 位 ΔƩ ADC 的速度較慢。該轉(zhuǎn)換器的典型輸出數(shù)據(jù)速率范圍為幾赫茲至 1 MSPS。請(qǐng)注意，模擬濾波器現(xiàn)在采用的是便宜的一階電阻電容 (RC) 濾波器，而不是復(fù)雜的三重運(yùn)算放大器五階模擬濾波器。 這兩種方法的噪聲之間區(qū)別很明顯：ΔƩ ADC 的低噪聲性能優(yōu)于 SAR ADC（表 1）。 *備注：SNR = 6.02 N + 1.76，其中 N 是位數(shù)
表 1：16 位 SAR ADC 和 24 位 ΔƩ ADC 的 ADC 段數(shù)、LSB 和理論 SNR，滿量程輸入電壓為 5 V。（數(shù)據(jù)來(lái)源：Digi-Key Electronics） 在溫度、壓力和測(cè)壓元件這類(lèi)傳感器解決方案中，若不太注重速度規(guī)格，但精度至關(guān)重要，那么 ΔƩ ADC 可提供出色的解決方案。該 ADC 可通過(guò)使用數(shù)字而不是模擬降噪技術(shù)，實(shí)現(xiàn)低至上述小電壓值的轉(zhuǎn)換。 ΔƩ ADC 的內(nèi)部構(gòu)造 ΔƩ ADC 的內(nèi)部 80% 為數(shù)字構(gòu)造。通常，轉(zhuǎn)換器接收輸入信號(hào)，并立即將該模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。然后，轉(zhuǎn)換器將該數(shù)字信號(hào)與后續(xù)的調(diào)制器轉(zhuǎn)換合并到一個(gè)數(shù)字濾波器級(jí)，在該濾波器級(jí)中，累加的 1 位信號(hào)變?yōu)槎辔弧＝酉聛?lái)，轉(zhuǎn)換器通過(guò)數(shù)字輸出級(jí)，以串行方式將最終的多位轉(zhuǎn)換發(fā)送到等待的微控制器。 模擬信號(hào)首先通過(guò)外部的一階抗混疊濾波器 (AAF)。然后，噪聲整形 (NS) 調(diào)制器獲取模擬信號(hào)，并以轉(zhuǎn)換器的時(shí)鐘速率生成 1 位信號(hào)流進(jìn)入數(shù)字濾波器（圖 2）。
圖 2：典型 ΔƩ 使模擬信號(hào)通過(guò)一階 AAF，使用 NS 調(diào)制器生成 1 位信號(hào)流，然后在連接到微控制器的數(shù)字輸出端產(chǎn)生一個(gè)多位結(jié)果。（圖片來(lái)源：CMOS: Mixed-Signal Circuit Design，2nd Edition，J. Baker，ISBN 978-0-470-29026-2） 數(shù)字濾波器按時(shí)鐘輸入 1 位信號(hào)流中的多個(gè)代碼，并在數(shù)字濾波器中創(chuàng)建完整的多位結(jié)果。這些多位結(jié)果將通過(guò)數(shù)字輸出進(jìn)行串行傳輸。 ΔƩ 調(diào)制器 積分器/反饋回路的數(shù)量決定了 ΔƩ 調(diào)制器的階數(shù)。一階 ΔƩ ADC 調(diào)制器只有一個(gè)積分器和反饋環(huán)路（圖 3）。
圖 3：一階調(diào)制器具有一個(gè)模擬積分器以及 1 位 ADC 和反饋回路中的 DAC。VQe(z) 是量化 ADC 噪聲。（圖片來(lái)源：CMOS: Mixed-Signal Circuit Design，2nd Edition，J. Baker，ISBN 978-0-470-29026-2） 在圖 3 中，模擬信號(hào) (VIN(z)) 進(jìn)入調(diào)制器的 Delta (Δ) 部分。然后，模擬信號(hào)經(jīng)過(guò)積分器級(jí)或 Sigma (Ʃ) 級(jí)到達(dá)一個(gè) 1 位 ADC（根據(jù)圖 2，采樣率為 fS），該 ADC 可以是比較器。現(xiàn)在，這一經(jīng)過(guò)時(shí)鐘數(shù)字化處理的信號(hào)反饋到 1 位數(shù)模轉(zhuǎn)換器 (DAC)，同時(shí)繼續(xù)前往 Δ 級(jí)的 VOUT(z)。1 位 DAC 提供了一個(gè)需要從模擬輸入信號(hào) VIN(z) 中扣減的模擬電壓。該一階調(diào)制器的傳遞函數(shù)為：
由于存在積分器和反饋回路，調(diào)制器在本身的數(shù)字輸出數(shù)據(jù)流上實(shí)現(xiàn)了噪聲整形算法（圖 4）。
圖 4：在位于 ΔƩ 調(diào)制器輸出端的噪聲整形函數(shù)中，噪聲傳遞函數(shù) (NTF) 等于 1-z-1，其中 0.5 歸一化頻率等于 FS/2。（圖片來(lái)源：Understanding Delta-Sigma Data Converters, Schreier，Temes，ISBN 0-471-46585-2） 在圖 4 中，噪聲整形特性是降低轉(zhuǎn)換 1 位量化噪聲的第一步。隨著噪聲成功推至更高頻率，由一個(gè)低通數(shù)字濾波器完成了降噪過(guò)程。 高階調(diào)制器包含更多積分器和反饋回路。例如，三階調(diào)制器具有三個(gè)積分器和三個(gè)反饋回路。噪聲整形函數(shù)通過(guò)降低 DC 附近的噪聲并增加整形噪聲，隨調(diào)制器階數(shù)的變化而變化。 高階調(diào)制器以增加硅硬件、降低穩(wěn)定性和信號(hào)范圍為代價(jià)，提供了更高的性能。 ΔƩ 數(shù)字濾波器 ΔƩ ADC 在運(yùn)行時(shí)采用了過(guò)采樣 (OS)。過(guò)采樣是調(diào)制器采樣率 (FS) 與 ADC 輸出數(shù)據(jù)速率 (FD) 之比，如公式 2 所示：
過(guò)采樣通過(guò)使用低通數(shù)字濾波器，以數(shù)字方式限制經(jīng)過(guò)噪聲整形的數(shù)據(jù)的帶寬，來(lái)改善 ΔƩ ADC 的噪聲。 在 ΔƩ ADC 中，兩個(gè)常用的數(shù)字濾波器是 sin(pf)/pf (sinc) 和線性相位有限沖激響應(yīng) (FIR) 濾波器。在 Texas Instruments 的 ADS1235 24 位 ΔƩ ADC、ADS1262 和 ADS1263 32 位 ΔƩ ADC（其中 ADS1263 集成了一個(gè)適用于背景測(cè)量的 24 位輔助 ΔƩ ADC）中，數(shù)字濾波器實(shí)現(xiàn)提供了以下選擇：專(zhuān)門(mén)使用 sinc 濾波器，或使用 sinc 濾波器后跟 FIR 濾波器的組合（圖 5）。
圖 5：ADS1235 24 位 ΔƩ ADC 可以專(zhuān)門(mén)使用 sinc 濾波器，或使用 sinc 濾波器后跟 FIR 濾波器的組合。（圖片來(lái)源：Texas Instruments） 在圖 5 中，sinc（表示“Sinc”）濾波器是低通數(shù)字濾波器。sinc 濾波器的輸出 (w(n)) 可使用公式 3 計(jì)算：
z 域傳遞函數(shù)為：
頻率響應(yīng)為：
在圖 5 中，SincN 等同于串聯(lián) N 個(gè)相同的 sinc 濾波器。sinc 濾波器的幅度與頻率響應(yīng)圖形具有梳狀外觀（圖 6）。
圖 6：在每秒 2400 次采樣 (SPS) 的 ADS1262/63 中，多個(gè) sinc 數(shù)字濾波器產(chǎn)生了梳狀頻率響應(yīng)；其中 sinc2 等效于串聯(lián)兩個(gè)相同的 sinc 濾波器，sinc3 等效于串聯(lián)三個(gè)相同的 sinc 濾波器，依此類(lèi)推。（圖片來(lái)源：Texas Instruments） 在圖 6 中，峰值和零點(diǎn)是 sinc 濾波器響應(yīng)的特征。頻率響應(yīng)零點(diǎn)出現(xiàn)在 f (Hz) = N ·FD，其中 N = 1, 2, 3, ...。在零頻率處，濾波器的增益為零。 sinc 濾波器（串聯(lián)）會(huì)增加衰減，導(dǎo)致延時(shí)增加。例如，如果在外部時(shí)鐘速率為 7.3728 MHz 的特定 sinc 濾波器計(jì)算中，產(chǎn)生的輸出數(shù)據(jù)速率為 14400 SPS，則第二個(gè) sinc 濾波器的輸出數(shù)據(jù)速率為 7200 SPS。 低通 FIR 濾波器是基于系數(shù)的濾波器。該濾波器具有 50 Hz 和 60 Hz 的同時(shí)衰減功能，以及 2.5 SPS 至 20 SPS 數(shù)據(jù)速率下的諧波功能。FIR 濾波器數(shù)據(jù)速率的轉(zhuǎn)換延時(shí)相當(dāng)于一個(gè)周期。FIR 濾波器從 sinc 濾波器接收經(jīng)過(guò)預(yù)濾波的數(shù)據(jù)，并對(duì)數(shù)據(jù)進(jìn)行抽取，以產(chǎn)生 10 SPS 的輸出數(shù)據(jù)速率（圖 7）。
圖 7：在 ADS1262/63 中，F(xiàn)IR 濾波器可衰減 50 Hz 和 60 Hz 信號(hào)以降低線路頻率干擾，并提供一系列靠近這些頻率的響應(yīng)零點(diǎn)。零點(diǎn)在 50 Hz 和 60 Hz 諧波處重復(fù)出現(xiàn)。（圖片來(lái)源：Texas Instruments） FIR 濾波器會(huì)衰減 50 Hz 和 60 Hz 信號(hào)以降低線路頻率干擾，并提供一系列靠近這些頻率的響應(yīng)零點(diǎn)。響應(yīng)零點(diǎn)在 50 Hz 和 60 Hz 諧波處重復(fù)出現(xiàn)。 精密的低噪聲 ΔƩ ADC 先前提到的 Texas Instruments 的 ADS1235 差分輸入 24 位轉(zhuǎn)換器是低噪聲 ΔƩ ADC 的極好例子。 ADS1235 是一款精密的 7200 SPS ΔƩ ADC，具有三個(gè)差分或五個(gè)單端輸入，以及一個(gè)集成式可編程增益放大器 (PGA)，其增益包括 1、64 和 128。該器件還包括診斷功能，例如 PGA 超量程和參考監(jiān)視器。該 ADC 為包括稱(chēng)重儀、應(yīng)變片和電阻式壓力傳感器在內(nèi)的高精度設(shè)備提供了高精度、零漂移的轉(zhuǎn)換數(shù)據(jù)（圖 8）。
圖 8：具有六通道模擬輸入和 GPIO 輸入多路復(fù)用器的 ADS1235 24 位 ΔƩ ADC 方框圖。（圖片來(lái)源：Texas Instruments） 對(duì)于 ADS1235，影響噪聲性能的重要因素包括數(shù)據(jù)速率、PGA 增益和斬波模式。數(shù)據(jù)速率較慢會(huì)在數(shù)字濾波器中引入轉(zhuǎn)折頻率，從而降低噪聲。此外，由于在斬波模式下執(zhí)行的兩點(diǎn)數(shù)據(jù)平均化，與正常操作相比，噪聲降低了 √2 倍。 在低頻、2.5 SPS 數(shù)據(jù)速率和 1 V/V PGA 增益條件下，5 V 系統(tǒng)中的 sinc3 數(shù)字輸出的轉(zhuǎn)換器噪聲為 0.15 mVRMS（0.3 mV 峰峰值 (PP)），有效分辨率為 24 位，無(wú)噪聲分辨率為 24 位。該器件的理論和實(shí)際 SNR 均為 146 dB。事實(shí)上，在這些條件下，穩(wěn)定的四階調(diào)制器和 sinc1 至 sinc4 濾波器均可產(chǎn)生 24 位有效分辨率，以及 24 位無(wú)噪聲分辨率。 ADS1235 已針對(duì) 2.5 SPS 數(shù)據(jù)速率實(shí)現(xiàn)了近乎完美的 24 位轉(zhuǎn)換。此系列中的下一代 ΔƩ ADC 是 Texas Instruments 的 ADS1262/63。這些器件之間的主要區(qū)別在于 ADS1262/63 改善了低噪聲電路，并提供了擴(kuò)展的 32 位輸出數(shù)據(jù)寄存器。 ADS1262/63 具有改進(jìn)的低噪聲 CMOS PGA，其增益包括 1、2、4、8、16 和 32。模擬前端 (AFE) 非常靈活，包含兩個(gè)傳感器激勵(lì)電流源，非常適合直接 RTD 測(cè)量（圖 9）。
圖 9：具有十通道模擬輸入多路復(fù)用器的 ADS1262 和 ADS1263 32 位 ΔƩ ADC 方框圖。ADS1263 具有第二個(gè)片上 24 位 ΔƩ ADC。（圖片來(lái)源：Texas Instruments） 與 ADS1235 一樣，PGA 增益、數(shù)據(jù)速率、數(shù)字濾波器模式和斬波模式是影響 ADS1262/63 噪聲性能的重要因素。ADS1262/63 具有 32 位分辨率，真正展現(xiàn)了低噪聲深度功能。 首先，穩(wěn)定的四階調(diào)制器和 sinc1 至 sinc4 濾波器都能實(shí)現(xiàn) 32 位有效分辨率以及 24 位無(wú)噪聲分辨率。通過(guò)配置低頻率、2.5 SPS 數(shù)據(jù)速率和 1 V/V PGA 增益（已旁通），5 V 系統(tǒng)中的 sinc3 數(shù)字輸出的轉(zhuǎn)換器噪聲僅為 0.08 mVRMS (0.307 mVPP)。該器件以 26.9 位超越了有效分辨率，以及 25 位無(wú)噪聲分辨率。對(duì)于此 32 位系統(tǒng)，理論 SNR 為 387 dB，實(shí)際 SNR 等于 164 dB。 24 位和 32 位轉(zhuǎn)換器的噪聲之間區(qū)別非常明顯，其中 32 位 ΔƩ ADC 的低噪聲性能優(yōu)于 24 位 ΔƩ ADC（表 2）。 *備注：SNR = 6.02 N + 1.76，其中 N 是位數(shù)
表 2：滿量程輸入電壓 5 V 的 ADC RMS 噪聲、峰峰值噪聲和 SNR 的比較結(jié)果。（數(shù)據(jù)來(lái)源：Digi-Key Electronics） 總結(jié) ΔƩ ADC 仍在不斷增加功能，持續(xù)提升低噪聲極限。本文介紹了如何將這種近乎數(shù)字化的低噪聲 ADC 直接對(duì)應(yīng)到溫度、壓力和測(cè)壓元件應(yīng)用中。在討論精密型 24 位 ΔƩ ADC 和 32 位 ΔƩ ADC 的具體細(xì)節(jié)的同時(shí)，概括了實(shí)現(xiàn)超精密特性的途徑。 來(lái)源：Digi-Key |
