|
為PCB(印刷電路板)上的芯片提供電能不再是一種簡單的工作。過去，通過細走線將IC連接到電源和地就行了，這些走線占不了多少空間。當芯片速度升高時，就要用低阻抗電源為它們供電，如用PCB上的一個電源層。有時候，只需要用四層電路板上的一個電源層和一個地層，就可以解決大多數電源完整性問題。除了電源層以外，還可以為每只IC去耦，以解決設計中繁瑣的電源問題。 不過，現在的PCB空間(還有成本與你的日程)都很緊張，這些問題也帶來了對電源的影響。Mentor Graphics公司的仿真與模擬系列產品高級總監Dave Kohlmeier稱：“消費設備與便攜設備都在為節省成本而使用更少的PCB層，但它們上面的IC卻需要更多的電壓等級。”這些問題不僅影響著便攜產品，工業產品也有空間約束(圖1)。一個現代蜂窩基站的電路要裝在天線上的一個小盒子里，而天線通常位于建筑內的19英寸機架中。 在大批量的消費產品與汽車產品中，成本是關鍵因素。在PCB上放一堆可能不需要的電容，肯定是不可接受的。為獲得成功，設計周期會縮短到以周以月計，而不是年。現在，不可能只為了修補和優化電源層和地層而花時間去重做一遍PCB板。 
現代數字芯片的運行電壓低于1V，這意味著，即使毫伏級的噪聲也會造成與數據相關的問題。多只芯片會從統計上增加和造成電源下降或過壓問題。你的系統可能數周甚至數月都運行正常，而某個時刻所有數字電路的同時開關卻造成系統的重啟。這些電源完整性問題都難于查出。系統中單只芯片的電源完整性問題可能影響系統的其它芯片，從而導致重啟。美國國家半導體公司的模擬應用工程師Paul Grohe指出：“即使納秒級的電力損失也會使系統不可靠。”Ansys公司信號完整性產品經理Steve Patel稱，設計可靠性的關鍵在于盡可能減小電源噪聲，意味著數字系統工程師必須懂得模擬甚至RF的設計概念。 電源系統工程師知道，電源系統必須有低的阻抗(圖2)，而模擬工程師的概念是，模擬IC電源腳上的噪聲越小越好。與數字芯片不同，模擬芯片不存在噪聲閾值。PSRR(電源抑制比)規格說明了有多少電源噪聲會滲入到器件的輸出腳。數字系統工程師現在也必須應付相同的電源噪聲問題(見附文“請換個人跟我談”)。
電源完整性工具可以對設計做出一種決定性的優化。當你做布局優化時，不能使用經驗性的去耦方法。Ansys公司的Patel稱，軟件能幫助你決定電容的數量、類型以及成本。這些工具還能告訴你改變各層之間距離的效果。例如，TechDream公司總裁兼創始人Yoshi Fukawa稱，NEC公司的PI(電源完整性)Stream能通過增加或移動電容，改變電容值和層的形狀，以及改變電源層與地層之間的距離，幫助你獲得自己的阻抗目標。 Mentor公司的Kohlmeier認為：“你可以用CAD文件做假設分析的實驗。這比硬件重試要快得多。這就是虛擬原型的價值。”因此，仿真軟件的使用就很重要，這樣可以在設計階段的早期做出關鍵性的決策。改變電容位置、電容數量以及其它變量也許不會影響到其它部門，但為了提高層間電容而減少層間距離，則會影響整個設計團隊(圖3)。Sanmina-SCI有專利的現代制造方法，可以設計出4mil介電質的層間厚度，增加了層間的電容。解決問題的方法 Kohlmeier表示，電源完整性仿真要比很多工程師的預期更加困難，因為必須考慮每只電容、連接過孔，以及功率層的結構。他指出，連接兩個層面的過孔會降低供電網絡的阻抗，因此它和電容一樣重要。與電源完整性不同，信號完整性一般會涉及一些走線，用示波器就可以在時域中測量信號完整性。使用Port 1至Port 1的Z11阻抗曲線，對電源完整性的仿真可以得到頻域的阻抗。要了解一個功率層的阻抗問題，需要一臺VNA(矢量網絡分析儀)，它很難使用。仿真是測量的補充，而不是替代，它們能在制造前就提供出有關PCB性能的重要信息 |
