|
上個月，賽靈思（Xilinx）宣布其Kintex-7 325T FPGA開始發貨，這是業界推出最快的28nm新一代可編程邏輯器件產品。近日，賽靈思全球高級副總裁和賽靈思亞太區執行總裁湯立人先生及賽靈思公司亞太區市場及應用總監張宇清先生來京介紹了該公司的最新技術與優勢。 湯立人介紹說，Kintex-7 325T器件已經面市并提供樣品，首款Kintex-7開發板已經面市，AXI4 IP和目標參考設計開發完畢并投入運行，ISE 13.1設計套件已經針對7系列設計開放。7系列開發板與套件供貨比以往更快，更多開發板正在投放到現場或者抵達客戶手中。ISE 13.1設計套件發布得非常成功，發布后3周內的下載數量比12版本同期高出60%。 此次賽靈思把芯片和開發板帶到了現場，表示已經為市場做好了準備。他說，全球很多客戶都在下單，安捷倫是第一個客戶。有很多客戶已經看過賽靈思的樣片，他們都認為，7系列對他們以后的開發有很大的幫助。 
筆者手中的Kintex-7 325T
首款Kintex-7開發板 賽靈思的7系列包括四個系列產品：VIRTEX、KINTEX ARTIX，以及上個月發布的ZYNQ，一年多來賽靈思推出了四個系列的28nm芯片，比以往的開發速度更快。 張宇清介紹說，28nm的面世不是偶然的。如今市場變幻多端，客戶的需求不會因為供應商開發芯片的難度加大、性能提高就給予你更充分的準備時間，他們希望芯片廠商盡快把產品推向市場。同時，功耗和性能之間要取一個平衡點，必須在這沖突的兩者當中采取一定程度的妥協。 在設計工具方面，客戶希望能夠提高設計團隊的生產力。要提高生產效率、縮短IP開發過程，唯一的方法就是標準化。賽靈思通過三個行業標準而實現：標準互連、標準封裝和標準安全。 首先是互聯標準。賽靈思與合作伙伴合作研發推出第三代總線架構，這是一個標準的互聯方式，它的好處體現在如果符合這個標準，通過IP驗證后，所有IP可以兼容。不但是賽靈思的IP，包括ARM公司的伙伴和其他客戶的IP，只要遵循這個標準就可以兼容。 其次，賽靈思提供一個IP封裝器。無論是賽靈思的IP還是伙伴的IP，封裝后就具有一致性。IP聯盟計劃里的成員使用這個IP封裝器，每家公司的軟件接口就一致，這樣兼容就會非常容易，在設計的時候速度也會非常快。 張宇清說，賽靈思推出IP封裝器的時候是希望分段推出，賽靈思不希望一下子全部推出給所有客戶，賽靈思先推出給最緊密的合作伙伴，因為這些伙伴已經跟賽靈思非常緊密了，從5系列、4系列就已經開始合作了。首先在他們中間驗證，明年再把它推向市場。賽靈思現在全球有300個伙伴，再加上賽靈思的客戶，以及ARM的伙伴，廠商總數就很多了。 最后是行業標準IP-XACT。 這個標準是IEEE推動的，它所有的IP保護也要標準化，這個支持AXI BFM，因為它的功能加密都是標準，賽靈思在ISE13.3可以支持。標準化可以提升使用效率。很多時候IP是復用的，如果沒有標準化就要花很多的時間去做復用。 符合這樣的需求，賽靈思首先推出的是終端產品系列，其性能非常強大，比現在的Virtex-6強大許多。它的密度和容量大，28nm器件有32個收發器，每個收發器可以跑到12.5G。它存儲的速度是業界最快的。K325T功耗很低，內含功耗模塊設計，功耗與Virtex-6相比降低了一半。 7系列的一個重要特點就是它的架構從低端到高端、中端三個系列是完全統一的，這樣可以方便IP移植。你可以先用Virtex-7做設計，將來要用7系列做一個高端設計，或如果將來設計是希望低功耗也可以用Virtex-7做設計，然后再轉向Kintex-7，移植非常容易。 統一架構是一個好的想法，以前賽靈思一直都沒有去做的原因是，以前的工藝要求采用低端的架構才能夠達到最高的效益。但是在28nm工藝下，本身電子管就很小，如果用低端架構，對整個芯片功耗各方面的影響沒有太大的影響。另外，賽靈思不進入很低端的市場，不需要像手機芯片那樣低功耗的產品。 采用統一架構后，IP移植會方便很多，一般可以減少一半的時間，比如一個設計六個月，現在用三個月就可以做完移植。因為統一架構也要選擇一個架構，是選擇低端還是高端？賽靈思選擇了高端器件的架構。 高端應用中，用戶需要研發支持高帶寬、高容量、大規模的并行功能。在設計工具上的需求是，身處異地的團隊能夠共同進行一個項目設計。賽靈思不僅支持多團隊共同設計，還支持部分可重配置，就是可以把FPGA部分功能實施轉換，而不需要斷電，這可以降低整個FPGA的功耗。這些領域包括一些新興的應用，如智能電網、醫療成像等。 針對這類高端應用，賽靈思的方案是業界領先的Virtex-7。它包含5280個DSP（去年宣布的時候是4000個），收發器數目也增加到96個，達到了前所未有的高度。在高端器件里，賽靈思的收發器有一部分支持到28Gbps。這里應用了賽靈思相當多的尖端技術，包括堆疊硅片互聯技術。 軟件方面，PlanAhead幫助同一個項目的多個工程師在不同的地點進行工作。他們設計一個項目里不同的模塊，可以很容易用PlanAhead把整個設計歸納成一體，其優勢在于時序保持，也就是鎖定一塊時序，最后集成時不需要時序有任何的改變。另外還有設計保存。以前沒有時序保持的時候，每次跑布線候時序要做改變，要重新看設計時序。 低端應用（如工業自動化、消費類電子）要求產品上市快、功耗低，同時性能也不能太差。 針對這些應用，賽靈思Artix系列的收發器增加到了16個（以前是10個），而且速度從3.75G提升到6.6G。Artix器件可以輕松應對低端大批量、低功耗市場，其性能超越了低端FPGA，具備以往一些高端器件才有的功能。AMS （敏捷的混合信號）模塊可以很敏捷做電平監控，包括片上電壓和熱傳感器的檢測，這些功能以前在高端器件上才會有，現在7系列全線產品和Artix都有這個功能。 所有7系列高、中、低端產品配上賽靈思的軟件都可以實現功耗降低。與思競爭對手相比，在沒有用動態重配置的情況下他們的功耗比賽靈思大的多，他們必須要用動態重配置才能勉強接近賽靈思，但仍有30%的差距。 ZYNQ系列發布時在國內引起了轟動，博客和網站對這個器件都流露出非常驚訝的反應，因為它在處理器領域中是前所未有的：它既不屬于FPGA，也不是單純的處理器，而是兩者合一。實際上它還集成了DSP，所以它是DSP、FPGA和處理器的三合一。其應用主要包括駕駛員輔助、工廠自動化、廣播級、監控和雷達等。 ZYNQ的優勢主要發揮在工廠自動化方面。跟多芯片方案相比，它在性能、功耗、甚至成本上都會有很大的優勢，而且具備靈活性和可擴展性（可編程能力）。 ZYNQ是一個新類別的產品，它是多用途的，它可以符合不同產業的需求同時保持它的性能和低功耗，最重要是縮短了產品的上市時間。它是在傳統可編程行業基礎上的一大飛躍，是真正意義上的SoC。 賽靈思也推出在ZYNQ這種FPGA加處理器的架構之下新的設計方法。一般來說是軟件工程師先設計，設計好算法，把它交付于硬件工程師去實施，有問題再重新返回到軟件工程師處做修改。現在賽靈思可以讓設計流程的硬件和軟件同時進行，也就是說今天軟件在設計的時候可以在開發板上直接看到軟件設計的算法出來的效果，意味著軟件工程師以后也在一定程度上可以去做硬件的事情，設計一個FPGA，以往他要交給FPGA工程師去做，現在他自己可以做了，這是設計生產力上一個很大的轉變。 |
