|
作者：Alicon 近期, Xilinx和Altera分別在公司召開了28nm工藝新器件發(fā)布會。與技術(shù)研究該有的嚴謹不同，對技術(shù)成果的展示可以生動活潑。生動活潑之中兩家含沙射影的“攻擊”讓人感嘆。 正如她們的發(fā)布會禮品都選擇Sennheiser一樣，她們的28nm工藝都選擇了TSMC(臺積電)。工藝提高意味著更大的集成度，更低的成本和更好的性能。所以，對工藝的宣傳絕對是FPGA廠商的策略之一。在40nm工藝及以前，Xilinx選擇的是UMC(臺聯(lián)電)，隨著摩爾定律的深入，UMC漸漸跟不上腳步，Xilinx向Altera的老搭檔敞開了懷抱。FPGA就是為“差異化”而生的，所以FPGA廠商在宣傳時自然不會忘記“差異化”。但是，同一供應商的同一工藝節(jié)點，她們?nèi)绾卧谛麄魃稀安町惢蹦兀?br /> Xilinx: 傳統(tǒng)的 FPGA 工藝技術(shù)在 28nm 工藝上已經(jīng)達到了功耗極限，因此也達到了性能極限。問題的根源在于幾十年來用于構(gòu)建 IC 晶體管的多晶/氮氧化硅。為了提高晶體管的速度，半導體工程師一直在隨著工藝技術(shù)的提高努力減小門介電層的厚度。不過，由于介電層的隧道效應和門本身的漏電流，電介質(zhì)厚度的減少會導致漏電流增加，這就造成工藝技術(shù)每次節(jié)點進步都會大幅提升靜態(tài)功耗。 賽靈思以創(chuàng)新型的三重門極氧化層電路技術(shù)成功控制隧道電流效果，從 90nm 工藝到40nm 工藝節(jié)點一直都比較成功。不過，就 28nm 工藝而言，門極氧化層太薄了，必須用最新門材料和架構(gòu)來處理隧道效果。為了控制門下的漏電流 (亞閾值泄漏)，賽靈思工程師在整體晶體管設計過程中進行了審慎權(quán)衡。 為了解決28nm工藝問題，賽靈思采用了二氧化鉿這種新型門介電材料，該材料的介電常數(shù) (κ) 較高，可增減門極厚度，這就使晶體管不太容易受到隧道電流效應的影響。 舉例來說，40nm 工藝使用的二氧化硅 κ 值為 3.9，而 28nm 金屬閘技術(shù)所用的二氧化鉿 κ 值則為 25，這就成為高性能低功耗 28nm 工藝技術(shù)的最佳選擇 (參見圖1)。 
賽靈思評估了多種 28nm 工藝技術(shù)，其中包括標準的低功耗 (LP) 和高性能 (HP) 工藝，最后決定采用 28nm HKMG 高性能低功耗工藝技術(shù)。 28nm 低功耗工藝是多晶/氮氧化硅 40nm 技術(shù)的簡單升級，風險較低。不幸的是，該技術(shù)不適用于 FPGA，因為其晶體管切換速度太慢，性能不夠高。與此形成對比的是，28nm 高性能技術(shù)專為實現(xiàn)高性能而優(yōu)化，但又會造成功耗過高，也限制了可用性能 (參見圖2)。
28nm 高性能(HP)工藝技術(shù)還需要將 HKMG 與 SiGe 應變技術(shù)相結(jié)合。兩種高級技術(shù)在制造工藝中相結(jié)合，相對于采用 HKMG 和應力襯墊應變技術(shù)的更為簡單的高性能低功耗 28nm 工藝技術(shù)而言會存在更多風險。 除了與業(yè)界領(lǐng)先公司 UMC 開展 40nm 工藝技術(shù)合作之外，賽靈思對多種工藝進行廣泛評估之后，現(xiàn)在還與業(yè)界兩大領(lǐng)先的芯片代工廠臺積電和三星電子開展 28nm 工藝合作。臺積電和三星電子最能滿足賽靈思的新一代 FPGA 產(chǎn)品需求。這兩家代工廠的技術(shù)都為性能和功率效率進行了平衡優(yōu)化，可滿足確切的產(chǎn)品要求。賽靈思的 28nm 技術(shù)與其業(yè)經(jīng)驗證的多代工廠戰(zhàn)略一致，從而可以加速產(chǎn)品上市進程，保持技術(shù)領(lǐng)先地位，同時還能通過不同地理位置的合作減輕供應風險。 Altera: 過渡到小工藝尺寸總是能夠提高集成度，性能優(yōu)于以前的節(jié)點，28nm也不例外。28nm工藝具有明顯的性能優(yōu)勢，但是，要充分發(fā)揮這些優(yōu)勢，需要為28nm工藝創(chuàng)造合適的環(huán)境。Altera選擇TSMC 28HP高K金屬柵極(HKMG)工藝，借助與TSMC的長期合作，優(yōu)化Stratix V FPGA低功耗工藝。 不僅引入HKMG實現(xiàn)了28nm優(yōu)異的性能，而且還采用了第二代高級應變技術(shù)加速了電路設計，包括晶體管源漏區(qū)的嵌入硅鍺(SiGe)等技術(shù)。Altera通過覆蓋層在NMOS晶體管產(chǎn)生拉伸應變，通過源極和漏極的嵌入硅鍺在PMOS晶體管產(chǎn)生壓縮應變。這些應變硅技術(shù)使電子和空穴的移動能力提高了近30%，晶體管性能增強了40%以上。通過應變硅技術(shù)在同樣泄露的條件下獲得了更好的性能，因此，性能的提高抵消了泄露的影響，與沒有采用應變硅的工藝相比，提高了工藝性能減少了泄露。其他28nm工藝技術(shù)還沒有同時結(jié)合HKMG和高級應變技術(shù)來提高性能。
應該說，Xilinx轉(zhuǎn)向Altera的老搭檔看上去頗有幾分無奈。可能是Xilinx也沒有十二分的把握，所以他選擇了SAMSUNG和TSMC兩家foundry。塞翁失馬，焉知非福，在全世界都籠罩在日本地震中的今天來看，Xilinx的這句“通過不同地理位置的合作減輕供應風險”真是歪打正著。 另外，Altera的“應變硅鍺技術(shù)”看上去應該不是“使電子和空穴的移動能力提高了近30%”，而是改變了PMOS和NMOS的溝道長度。在發(fā)布會上Altera說這是Altera和TSMC長期合作的益處，是產(chǎn)權(quán)屬于Altera的專利技術(shù)。從Xilinx的表述中看來，是Xilinx覺得這種技術(shù)風險高所以沒有采用,如果真是Altera的專利技術(shù)而且很關(guān)鍵，那估計Xilinx是不會主動提及的。我后來在Altera的官方文檔中一直沒有找到這樣的說法。 |
