|
本方案已在實際項目中驗證，方案成熟，目前已推廣至車載終端應(yīng)用上，并處于批量生產(chǎn)階段中；其主要功能功能如下： 1） 輸入視頻信號：兩路模擬VGA同步差分信號輸入，四路CVBS輸入； 2）幾路視頻信號可選擇輸出；并實現(xiàn)至少兩種信號在液晶屏上同時顯示； 3）可通過計算機(jī)進(jìn)行通訊控制等。 一．方案設(shè)計： 視頻顯示主要由視頻信號處理和信號轉(zhuǎn)換電路組成；視頻控制電路主要由FPGA芯片實現(xiàn)；視頻處理電路生成數(shù)字信號時，主要依賴ADI公司的AD9888和ADV7401等實現(xiàn)；實現(xiàn)原理如圖1所示。 
圖1 視頻處理模塊原理框圖 1視頻信號預(yù)理 對視頻信號的預(yù)處理主要是針對各種特殊視頻信號設(shè)計，將同步為差分RS422形式的RGB視頻信號轉(zhuǎn)換為標(biāo)準(zhǔn)的VGA信號，輸出到后端電路中進(jìn)行進(jìn)一步處理。同時該部分電路設(shè)計有緩沖器，同時分離出一路當(dāng)前正選擇的輸入通道內(nèi)容作為顯示器輸出。圖2為視頻信號預(yù)處理原理框圖。
圖2 視頻信號處理原理框圖 該電路主要集成電路介紹： a) ADG5409主要功能 ADG5409為單芯片CMOS模擬多路復(fù)用器， 4個差分通道。ADG5409根據(jù)2位二進(jìn)制地址線A0和A1所確定的地址，將4路差分輸入之一切換至公共差分輸出。 該均提供EN輸入，用來啟用或禁用器件。EN禁用時，所有通道均關(guān)斷。導(dǎo)通電阻曲線在整個模擬輸入范圍都非常平坦，高開關(guān)速度使這些器件適合視頻信號切換應(yīng)用。 當(dāng)接通時，各開關(guān)在兩個方向的導(dǎo)電性能相同，輸入信號范圍可擴(kuò)展至電源電壓范圍。在斷開條件下，等于電源電壓的信號電平被阻止。 主要特點： •工作溫度：－40℃～＋85℃（工業(yè)級）； •帶寬：87MHz； •工作電壓：12V； ••主要功能：信號選擇。 詳細(xì)數(shù)據(jù)參見手冊： ADG5408_5409.pdf b) DS26LS32M主要特點： •工作溫度：－55℃～＋125℃（MIL-883級）； •工作電壓：5V； •轉(zhuǎn)換速率：10ns； •主要功能：將RS422差分信號轉(zhuǎn)換成TTL信號。 詳細(xì)數(shù)據(jù)參見： DS26LS32AC.pdf c) AD9888芯片特點 AD9888(以下簡稱AD)為Analog Devices公司生產(chǎn)的3路8位模數(shù)轉(zhuǎn)換器件，最大轉(zhuǎn)換率達(dá)140MS/s(百萬次采樣/每秒),多用于捕獲個人計算機(jī)或工作站的RGB信號。近年來，在視頻信號處理領(lǐng)域得到廣泛的應(yīng)用。AD內(nèi)含25個寄存器00H-18H(其中00H、14H為只讀，15H-18H為備用，其余為可讀寫)，用來對AD進(jìn)行初始化和控制。針對不同的應(yīng)用環(huán)境，這些寄存器需寫入相應(yīng)的值，才能使AD正常工作。AD的初始化是其工程應(yīng)用的前提。AD初始化過程依靠AD9888的SDA(Pin 57)和SCL(Pin 56)引腳進(jìn)行，時序符合I2C總線的時序標(biāo)準(zhǔn)。我們可直接采用帶有I2C總線接口的單片機(jī)對AD進(jìn)行初始化，但是目前帶有I2C總線接口的單片機(jī)數(shù)量較少并且價格普遍較高。對于不帶I2C總線接口的單片機(jī)，我們可以采用模擬I2C總線技術(shù)使用其普通I/O口來模擬I2C總線時序，實現(xiàn)對外圍器件的讀、寫操作。對于單主系統(tǒng)(只有一個主控器件)，目前已經(jīng)設(shè)計出模擬I2C總線的通用軟件包[6>，通用軟件包由信號模擬子程序STA、STOP、MACK、MNACK和通用子程序CACK、WRBYT、RDBYT、WRNBYT、RDNBYT共9個子程序組成。用FPGA的I/O口模擬I2C總線數(shù)據(jù)傳送時，可以直接調(diào)用這些通用軟件包，模擬I2C總線的應(yīng)用程序設(shè)計方法。 其主要寄存器的配置在ADI公司產(chǎn)品應(yīng)用均有詳細(xì)數(shù)據(jù)，請自習(xí)參閱。 d) ADV7401解碼芯片 采用Analog Device Inc公司ADV7401解碼芯片，實現(xiàn)視頻信號的分選和解碼。本方案設(shè)計ADV7401輸出格式為ITU-R.BT656、8 Bit數(shù)據(jù)YCbCr輸出格式，連接到FPGA。 ADV7401本身具備10路CVBS輸入端口，本方案設(shè)計的視頻信號經(jīng)過濾波電路處理以后，能夠直接連接到ADV7401的4個CVBS輸入端口上。 輸入信號分辨率為800×600，場頻60Hz，根據(jù)實際測試提供的視頻信號時序，行有效像素個數(shù)為800，場有效行數(shù)為600行，加上消隱期后每行總數(shù)據(jù)量為1040個像素，每場共628行，所以總的像素時鐘為1040×628×60=39.19MHz，則像素間間隔時間寬度約為25ns。設(shè)計中采用的選擇器和Buffer芯片帶寬均在60MHz以上，大于實際需求的39.19MHz。而在RS422標(biāo)準(zhǔn)的同步信號轉(zhuǎn)數(shù)字RGB同步信號電路中，DS26LS32轉(zhuǎn)換速率為10ns，也小于轉(zhuǎn)換像素間間隔時間寬度25ns的一半，則轉(zhuǎn)換后后RGB信號與同步信號之間延時不超過0.5個像素，遠(yuǎn)小于實際行消隱期的長度1040-800=240個像素，所以不會不會造成RGB信號與同步信號不一致的情況。通過以上分析，本設(shè)計的預(yù)處理電路能有效接收和分配輸入的該類提供的視頻信號。 二、視頻處理 本方案采用的賽靈思的FPGA芯片作為核心的視頻處理器,FPGA具有以下特點： • FPGA靈活性大，可以根據(jù)需求靈活調(diào)整各項視頻信號處理參數(shù) （信號時序控制、色度/對比度調(diào)整、任意分辨率調(diào)整等 ） • 產(chǎn)品可靠性高，可升級空間大 。 • 相應(yīng)功能實現(xiàn)能力有一定基礎(chǔ)。 三、總結(jié) 在方案驗證與實現(xiàn)時，ADI公司提供了全面的技術(shù)支持，包括元器件封裝，AD9888和ADV7401配置電路、寄存器配置方法。整個設(shè)計生產(chǎn)過程周期短，投入人力資源少，預(yù)期實現(xiàn)了客戶的功能需求，提前完成了交貨。
|
338.89 KB, 下載積分: 積分 -1
224.78 KB, 下載積分: 積分 -1
