|
全新英特爾Stratix 10 GX 10M FPGA擁有 1020 萬個邏輯單元，針對ASIC原型設計和仿真市場 本文作者：英特爾網絡和自定義邏輯事業部副總裁兼FPGA 和電源產品營銷總經理Patrick Dorsey 早前，多家客戶已經收到全新英特爾Stratix 10 GX 10M FPGA樣片，該產品是全球密度最高的FPGA，擁有1020 萬個邏輯單元，現已量產。該款元件密度極高的FPGA，是基于現有的英特爾 Stratix 10 FPGA 架構以及英特爾先進的嵌入式多芯片互連橋接 (EMIB) 技術。其利用EMIB 技術融合了兩個高密度英特爾 Stratix 10 GX FPGA 核心邏輯晶片（每個晶片容量為 510 萬個邏輯單元）以及相應的 I/O 單元。英特爾 Stratix 10 GX 10M FPGA 擁有 1020 萬個邏輯單元，其密度約為Stratix 10 GX 1SG280 FPGA 的 3.7 倍，后者為原英特爾 Stratix 10 系列中元件密度最高的設備。英特爾的 EMIB 技術只是多項 IC 工藝技術、制造和封裝創新中的一項，正是這些創新的存在，讓英特爾得以設計、制造并交付目前世界上密度最高（代表計算能力）的 FPGA。 
英特爾 Stratix 10 GX 10M FPGA共有 1020 萬個邏輯單元，是第一款使用 EMIB 技術將兩個 FPGA構造晶片在邏輯和電氣上實現整合的英特爾 FPGA ASIC原型設計和仿真市場對當前最大容量的FPGA需求格外急切。有數家供應商提供商用現成 (COTS) ASIC原型設計和仿真系統，對于這些供應商而言，能夠將當前最大的 FPGA 用于 ASIC 仿真和原型設計系統中，就意味著獲得了巨大的競爭優勢。 此外，包括英特爾在內的很多大型半導體公司都開發了自定義原型設計和仿真系統，并在流片前使用該系統來驗證自身最大規模、最復雜、風險最高的 ASSP 和 SoC 設計。ASIC 仿真和原型設計系統可以幫助設計團隊大幅降低設計風險。因此，包括英特爾 Stratix 10 FPGA 和更早的 Stratix III、Stratix IV 和 Stratix V 設備在內的英特爾 FPGA，十多年來一直被用做很多仿真和原型設計系統的基礎設備。 ASIC 仿真和原型設計系統支持很多與 IC 和系統開發相關的工作，包括： • 使用真實硬件的算法開發 • 芯片制造前的早期 SoC 軟件開發 • RTOS 驗證 • 針對硬件和軟件的極端條件測試 • 連續設計迭代的回歸測試 仿真和原型設計系統旨在幫助半導體廠商在芯片制造前發現和避免代價高昂的軟硬件設計缺陷，從而節省數百萬美元。芯片在制造完成后修復硬件設計缺陷的成本要高得多，通常需要昂貴的重新設計費用。當設備制造出來并交付給終端客戶，解決這些問題的成本甚至會更高。正因為風險如此之高，且有可能節省的費用如此之多，這些原型設計和仿真系統為 IC 設計團隊帶來了實實在在的價值。仿真和原型設計系統的使用已經越來越普及，因為在經濟風險如此之高的情況下，沒有哪個設計團隊負責人敢于忽視這項謹慎的驗證性投資。 使用最大型的 FPGA，就能夠在盡可能少的 FPGA 設備中納入大型 ASIC、ASSP 和 SoC 設計。英特爾 Stratix 10 GX 10M FPGA是用于此類應用的一系列大型 FPGA 系列中的最新設備。該款全新的英特爾 Stratix 10 FPGA 支持仿真和原型設計系統的開發，適用于耗用億級 ASIC 門的數字 IC 設計。包含 1020 萬個邏輯單元的英特爾 Stratix 10 GX 10M FPGA，現已支持英特爾 Quartus Prime 軟件套件。該套件采用新款專用 IP，明確支持 ASIC 仿真和原型設計。 英特爾 Stratix 10 GX 10M FPGA 是第一款使用 EMIB 技術并在邏輯和電氣上將兩個 FPGA 構造晶片結合到一起的英特爾 FPGA，實現高達 1020 萬個邏輯單元密度。在該設備上，數萬個連接通過多顆 EMIB 將兩個 FPGA 構造晶片進行連接，從而在兩個單片 FPGA 構造晶片之間形成高帶寬連接。 以前，英特爾使用了 EMIB 技術將 I/O 和內存單元連接到 FPGA 構造晶片，從而實現了英特爾 Stratix 10 FPGA 家族的規模和種類不斷擴張。例如，英特爾 Stratix 10 MX 設備集成了 8 GB 或 16 GB的 EMIB 相連的 3D 堆疊 HBM2 SRAM 單元。最近發布的英特爾 Stratix 10 DX FPGA 則集成了 EMIB 相連的 P tile，具備 PCIe 4.0 兼容能力。（參見“英特爾 Stratix 10 DX FPGA 是兼容 PCIe 4.0 的 PCI-SIG 系統集成設備清單中的第一個（也是唯一一個）FPGA。”） 英特爾 Stratix 10 DX FPGA 中使用的 P tile是兼容 PCIe 4.0 的 PCI-SIG 系統集成設備清單中的首款組件級設備。最近發布的英特爾 Agilex FPGA 中也同樣緊密集成了同款 P tile，因而也能兼容 PCIe 4.0 設備。(請參閱“您當前是否需要 PCIe Gen 4 x16 1.0 版功能，并且完全符合 PCI-SIG 規范的FPGA？英特爾 Agilex FPGA 就能做到這一點。)英特爾 Stratix 10 DX 和英特爾 Agilex FPGA 中使用的 P tile是這一應用的又一絕佳范例，它展示了諸如EMIB的先進制造和生產技術，以及如何讓英特爾將一系列新產品快速推向市場，并投入全面生產。 或許更重要的是，用來制造英特爾 Stratix 10 GX 10M FPGA 的半導體和封裝技術，并不僅僅是為了制造世界上最大型的 FPGA，這只是一個附加值，盡管相當重要，但并不是最重點。 而重點在于： 這些技術讓英特爾能夠通過整合不同的半導體晶片，包括 FPGA、ASIC、eASIC 結構化 ASIC、I/O 單元、3D 堆疊內存單元和光子器件等，用于將幾乎任何類型的設備整合到封裝系統 (SiP) 中，以滿足特定的客戶需求。這些先進技術彼此結合，構成了英特爾獨特、創新且極具戰略性的優勢。 |
