|
電磁兼容EMC（Electromagnetic Compatibility）是指設備或系統在所處的電磁環境中能正常工作且不對該環境中任何其他事物構成不能承受的電磁干擾的能力。 經過這幾十年半導體技術的不斷發展，集成電路（IC）的規模不斷擴大，從1947年第一只鍺晶體管在貝爾實驗室誕生，1961年第一片包含了4只晶體管的硅集成電路產品出現，之后集成電路按照摩爾定律每12個月晶體管的數量翻一番發展，規模從SSI、LSI、VLSI、ULSI到現在一片芯片上包含上億只晶體管，形成片上系統（SoC）；集成電路的工作頻率越來越高，頻率帶寬從1 MHz迅速提升到1 GHz；集成電路的應用范圍也越來越廣，滲透到整個社會的各個角落。然而，隨著電子設備數量的逐漸增加，功能的不斷增強以及應用領域不斷擴展，電磁環境越來越復雜[1]，電磁干擾問題日益突出，作為電子設備或系統必不可少的組成部分——集成電路能否在這樣的電磁環境中安全的工作，并且不對其他器件或設備造成干擾，即集成電路自身的電磁發射和抗干擾問題，已成為集成電路設計、制造業關注的課題。本文將著重對集成電路的電磁兼容性進行研究，包括電磁兼容的基本理論、集成電路電磁兼容性的基本概念以及滿足電磁兼容要求的設計方法。 1 電磁兼容的基本理論 1.1 基本概念 電磁兼容主要研究的是如何使在同一環境下工作的各種電氣電子系統、分系統、設備和元器件都能正常工作、互不干擾，達到兼容狀態[2]。在某種程度上也可以說是研究干擾和抗干擾的問題。電磁兼容分為電磁干擾和電磁敏感度。 電磁干擾EMI（Electromagnetic Interference）是指任何能中斷、阻礙、降低或限制電子設備有效性能的電磁能量。電磁干擾按干擾的類型分為傳導干擾和輻射干擾；按頻帶分為寬帶和窄帶干擾。傳導干擾又分為共模干擾和差模干擾；輻射干擾也分為共模干擾和差模干擾。 電磁敏感度EMS（Electromagnetic Susceptibility）是指存在電磁騷擾的情況下，電子設備或系統能夠不降低其運行能力的性能。敏感度越高，其抗干擾能力越差。 圖1給出了電磁兼容性包含的內容。設備的電磁兼容性包含了兩方面，一方面，設備要有抗電磁干擾的能力，即具有能夠在電磁干擾的環境中正常工作的能力；另一方面，設備工作中自身產生的電磁騷擾應在一定水平之下，不能對同處于一個電磁環境中的任何事物構成不能承受的電磁騷擾。衡量一種電子設備抗電磁干擾能力的指標為抗擾性和敏感度。抗擾性是指在存在電磁騷擾的環境下，電子產品具有不降低其運行性能的能力。敏感度是指電子產品受電磁干擾而被中斷或破壞趨勢的估量，它是由抗擾性不足引起的。電子產品對外界環境產生的干擾定義為電磁發射，即從源向外發出電磁能的現象。而這里的“發射”與通信學科中的“發射”含義是不太相同的，它既包括傳導發射，又包括輻射發射。 1.2.1 電磁干擾源 電磁干擾源是客觀存在的，是指產生EMI的組件、器件、設備、系統或自然現象。在一個微控制器系統里，時鐘電路通常是最大的寬帶噪聲發生器，而這個噪聲被分散到了整個頻譜，隨著大量的高速半導體器件的應用，其邊沿跳變速率非常快，這種電路可以產生高達300 MHz的諧波干擾。 1.2.2 耦合路徑 耦合路徑指把能量從干擾源耦合（或傳輸）到敏感設備。根據耦合路徑的不同，干擾可分為傳導干擾和輻射干擾。傳導干擾是通過導線進行傳播的，如果一條導線在一個有噪聲的環境中經過，這條導線通過感應將接收這個噪聲并將它傳遞到電路的其他部分，比如噪聲通過電源線進入系統。傳導干擾方式必須在干擾源和感應設備之間有完整的電路連接，干擾信號沿著連接電路傳遞到敏感器，發生干擾現象，傳輸電路導線、供電電源、公共阻抗、接地平板、電阻、電感、電容和互感元件等。輻射干擾是通過“場”進行傳播的，每個電路都共享的電磁場，當電路改變時，就會產生電磁波，這些電磁波能耦合到附近的導體中并干擾電路中的其他信號。在集成電路設計中常見的輻射耦合有：大電流變化引起的電磁場經導線感應耦合形成的干擾；平行導線高頻信號之間的感應以及高頻信號與周圍靠近的信號線之間的感應耦合形成干擾。在實際工程中，兩個設備之間的干擾通常包含多種途徑的耦和形式。 1.2.3 敏感設備 敏感設備是指受到電磁騷擾源發射的電磁能量的作用時，會受到傷害的人或其他生物，以及會發生電磁危害，導致性能降低或失效的器件、設備或系統。在數字電路中，臨近信號最容易受到電子干擾的影響，比如復位信號和中斷信號等；模擬的低級放大器、控制電路和電源調整電路也很容易受到噪聲的影響。 通過分析電磁干擾產生的三要素，可知消除電磁干擾要從去掉或隔離電磁干擾源、阻斷耦合路徑、提高設備的抗干擾能力3個方面入手，即很容易得到抑制電磁干擾的方法：一是設法降低電磁波輻射源或干擾源；二是設法切斷電磁耦合路徑；三是降低敏感設備的敏感度。 2 集成電路電磁兼容性分析 集成電路在電子設備的電磁兼容性方面起著非常重要的作用。通常，集成電路是產生信號和噪聲干擾的根源。將提供給它們的直流電源通過發射或耦合轉換成高頻電流、電壓，產生輻射，同樣它們自身也是受害者。一個典型電子系統的所有元器件當中，IC是最容易受到過流和過壓損害的，即使它們沒有被毀壞，耦合到輸入端和電源端的噪聲也會使這些IC發生故障。由此可以看出，IC是EMC的根源，要提高電子系統的電磁兼容性，必須首先從根源入手，即在進行IC設計時就要考慮到EMC問題。 集成電路的電磁兼容問題可分為芯片內部EMC和芯片外部EMC兩大類。片內EMC是指同一芯片內一個電路或一些電路所產生信號或噪聲干擾其他電路的工作。片外EMC是指IC所產生的信號或噪聲影響芯片外的器件或電路，或者是IC的正常工作受到外部電路信號的干擾。 2.1 片內EMC問題 最常見的兩種片內EMC問題是串擾和同步開關噪聲。當一個電路中的電壓或電流無意地耦合到另一個電路中時，就產生了串擾。如果耦合足夠強，耦合的信號還會影響被干擾電路接收到的信號幅度，從而引起電路故障或使其功能異常。 2.1.1 串擾 串擾可以定義為來自鄰近信號通路對某個信號通路的干擾，也可以描述為有意信號或噪聲對一個信號的耦合情況[4]。 如上所述，在集成電路中，一般有3種導致串擾的耦合機制：公共阻抗、電場耦合和磁場耦合。集成電路設計中可以通過遵循布線的基本準則以及根據各種耦合機制及其產生的條件采取相應的解決措施，同時跟蹤每個信號的電流路徑和電壓是非常重要的[5]。比如，對于公共阻抗耦合，其產生的條件是低頻率和低阻抗，可以采取隔離電流路徑、減小公共路徑阻抗等方法；對于電場耦合，其產生條件是高頻率和高阻抗，可以采取分離電路，用地導體隔離電路，減小信號電壓等措施。 2.1.2 同步開關噪聲 同步開關噪聲是由于在一個集成電路中各種電路共享同一個電源分布總線產生的。當一個電路從電源總線吸納電流時，在總線上會產生一個小的電壓降。電源總線上的這個電壓降會影響與總線相連的所有電路。同步開關噪聲可以通過在IC上提供低阻抗電源分布總線來減小。高速VLSI設計也使用芯片上的去耦電容來防止同步開關產生的問題。芯片上的去耦電容是連接在VDD和VSS之間的電容，為附近電路同時切換所需電流提供暫時的電荷來源。 2.2 片外EMC問題 片外EMC問題通常有傳導耦合、電場耦合、磁場耦合和輻射場耦合4種類型。（1）傳導耦合。傳導耦合進或出集成電路最明顯的途徑是封裝引腳或引線。（2）電場耦合。當一個電壓跨過一個器件，引起兩個外導體上出現電壓時，就發生了電場耦合。通常，當金屬物體（如散熱片或電纜）非�？拷酒庋b表面時，這類耦合就會發生。（3）磁場耦合。當器件的封裝內包含高頻電流環時，能量也能夠通過磁場耦合出器件。器件內電流環的磁通量可能會連接到器件外的電路環上。可以采用使功率和信號環路面積盡可能小的方法來將磁場耦合減到最小。（4）輻射場耦合，指電磁能量通過空間轉移，空間距離一般大于幾個波長。集成電路器件的輻射，實際上是指噪聲耦合出集成電路，然后被其他東西輻射出去。通過提供更好的芯片上或封裝上的去耦，可以減小從電源端子吸入的高頻電流，從而能夠減小噪聲源的幅度[6]。 3 集成電路電磁兼容性設計方法研究 集成電路電磁兼容性的研究不僅涉及集成電路自身的電磁發射、抗擾動測試和設計方法研究，而且有必要和集成電路的應用相結合，將強制性標準對設備和系統的電磁兼容要求結合到集成電路的設計中，使得更易于設計出符合標準的最終產品。 目前，集成電路的工作頻率已達到吉赫茲，上升、下降時間僅為幾皮秒。高傳輸速率以及電路復雜性的增加，使得如果設計不合理，IC將會產生較大的電磁發射和傳導發射，同時抗擾動能力也會下降，致使現代電子產品將無法滿足EMC要求，這也是當前集成電路設計工程師們所面臨的難題：要求集成電路既具有低的電磁發射，又具有高的抗干擾能力。根據上述對集成電路設計所提出的要求，本文列出了下面幾種集成電路電磁兼容性設計方法。 3.1 降低集成電路電磁發射的設計方法 元件的電磁發射與制造工藝、封裝、開關門數、I/O口和數字同步核心模塊等的參數有關。減小電磁發射最重要的是要控制供電通路的阻抗，具體的措施如下。（1）減小寄生電感。（2）采用合適的電源策略。（3）增加去耦電容，已證明增加大的嵌入電容（1 nF~50 nF）可以有效地減小輻射發射。嵌入大電容的方法是：在最大耦合作用的每個電源和地環路的上方放置片上去耦電容，并且在布線通道下面的空間連上結電容，通常薄柵介質電容或金屬-絕緣體-金屬電容可以產生大電容（幾納法）。（4）電源線、地線上增加小的串聯電阻。（5）核心電路模塊和I/O區分開，并獨立供電。（6）采用異步設計。來自數字電路的噪聲與該模塊是同步設計的本質有關，可以通過控制時鐘信號波形，擴展頻譜來減小電路的電磁發射，另一種方法是集成電路核心模塊采用異步設計，異步電路所產生的電磁輻射比同步電路要小得多。（7）仔細設計外部和芯片的版圖。例如，采用雙絞線的差分輸出信號產生的電磁發射（EME）較低，且不易受EME的影響。（8）直接在電路或封裝級采用吸收材料，比如采用鐵氧體，特別是頻率在300 MHz以上發射頻譜包絡可以減小3 dB~20 dB。 3.2 提高集成電路抗擾動度的設計方法 提高集成電路的抗擾動度，即減小集成電路的電磁易感性（EMS）。整流/泵、寄生元件、電流及功耗太大是EMS的4個最主要干擾效應。將EMS效應減到最小的主要辦法如下。（1）通過特殊的設計可以提高集成電路的抗擾動能力，如施密特觸發器。（2）采用差分電路拓撲和版圖設計使電路設計勻稱，避免可能出現的整流現象。在頻率范圍為1 MHz~10 MHz，這種方法可以將電路的抗擾電平從1.5 V提高到5 V；（3）通過濾波限制進入敏感器件的頻率范圍；（4）采取高共模抑制比（CMRR）和電源抑制比設計（PSRR）也可以使電路免受整流干擾，并保持內部節點阻抗低且所有敏感節點都在片上。（5）采用保護器件將大于所要求的EMS抑制電平的部分鉗位掉是很重要的。（6）異步電路、增加片上電容也可以改善電路的抗擾度。 對于微電子學行業來說，集成電路電磁兼容性的描述已經成為一個非常重要的主題。實際上，如果不對集成電路電磁輻射及抗擾度方面進行深入研究，就很難滿足電子設備電磁兼容性方面的要求。隨著工作頻率及芯片復雜度的不斷增加，具有低電磁輻射和高抗干擾度的集成電路設計研究具有非常重要的意義。 AO-Electronics 傲壹電子 官網：www.aoelectronics.com 中文網：www.aoelectronics.cn 
|
