|
俗話(huà)說(shuō)，文人相輕，古時(shí)候的文人們自詡清高，一派看不起別人也就罷了，現(xiàn)如今，在工程師團(tuán)伙里竟也存在著這樣的鄙視鏈，說(shuō)出來(lái)著實(shí)可笑! 對(duì)于剛踏入這一行的初學(xué)者來(lái)說(shuō)，看看你是不是在被鄙視的底端? 工具鄙視鏈 Allegro→_→mentor EE→_→mentor PADS→_→AltiumDesign。 用AD的同學(xué)表示嚴(yán)重不服： Allegro鄙視AD么?但是我不怕Allegro，有本事3D圖給我看看。 其實(shí)，背后隱藏的邏輯：電路規(guī)模和信號(hào)速率決定開(kāi)發(fā)難度。 用是德示波器→_→泰克示波器→_→臺(tái)灣產(chǎn)的示波器→_→國(guó)產(chǎn)示波器→_→二手模擬示波器→_→沒(méi)有示波器。 看示波器，知道你司是否有錢(qián)，有實(shí)力。曾經(jīng)有個(gè)外包公司接了某世界500強(qiáng)的外包，調(diào)測(cè)的時(shí)候發(fā)現(xiàn)這個(gè)外包公司只有100M的示波器，竟然宣稱(chēng)DDR3已經(jīng)測(cè)試過(guò)了。 力科、RS表示不服，我們?yōu)槭裁礇](méi)有在鏈上? 邏輯鄙視鏈 Altera和Xilinx相互鄙視，他們都鄙視用Lattice芯片的; Verilog和VHDL相互鄙視，他們都鄙視用原理圖拉線(xiàn)的; 以前用VerilogHDL的鄙視用HLS、鄙視用OpenCL的，現(xiàn)在情況變了。 硬件語(yǔ)言的鄙視鏈太短了，我們看軟件： asm→C↔C++↔Java↔C#→JavaScript→VB→VBScript; CommonLisp↔Scheme→EmacsLisp→→Python; Python↔Perl→shell; PHP→all。 匯編語(yǔ)言的工程師鄙視寫(xiě)C語(yǔ)言的工程師，C語(yǔ)言工程師鄙視C++工程師，C++工程師鄙視Java和C#工程師，Java工程師和C#工程師則互相鄙視，而C#工程師又鄙視VisualBasic工程師和會(huì)把C#念成「C井」的工程師，會(huì)把C#念成「C井」的工程師則鄙視認(rèn)為HTML是一種程序語(yǔ)言的設(shè)計(jì)師。 用Python3的工程師鄙視還在用Python2的工程師，用Python2的工程師鄙視遇到UnicodeEncodeError的工程師。 工種鄙視鏈 開(kāi)發(fā)的→_→研發(fā)測(cè)試的→_→生產(chǎn)測(cè)試的→_→焊接的→_→不會(huì)焊接的開(kāi)發(fā); 軟硬皆通的→_→只會(huì)軟件的或者只會(huì)硬件的→_→軟硬都會(huì)，但是只會(huì)一點(diǎn)點(diǎn)的; 畫(huà)原理圖→_→畫(huà)PCB的→_→不懂PCB只會(huì)畫(huà)原理圖的; 結(jié)構(gòu)設(shè)計(jì)、PCB設(shè)計(jì)、熱設(shè)計(jì)，沒(méi)毛病時(shí)候相安無(wú)事，有毛病的時(shí)候相互鄙視; 銷(xiāo)售和研發(fā)，相互鄙視; 產(chǎn)品和研發(fā)，相互鄙視。 術(shù)業(yè)有專(zhuān)攻，誰(shuí)也不比誰(shuí)聰明多少，只是分工不同。麻煩在我畫(huà)圖的時(shí)候，請(qǐng)你不要多話(huà)。 方法鄙視鏈 喜歡原理計(jì)算的→_→手實(shí)踐找規(guī)律的→_→亂試的→_→不知所措的→_→胡說(shuō)八道的。 不過(guò)很多不知所措的年輕人喜歡聽(tīng)自成理論系統(tǒng)的人胡說(shuō)八道，還非常仰慕。建議不如好好把電路分析、模擬電路、數(shù)字電路重新自學(xué)一遍。 鄙視不想就問(wèn)的，鄙視不百度就問(wèn)的。 非說(shuō)鄙視的話(huà)，我鄙視那種遇到問(wèn)題不思考就去問(wèn)的。 這一看就是沒(méi)有系統(tǒng)性學(xué)過(guò)AD，要問(wèn)到啥時(shí)候啊!真心不建議這樣學(xué)東西。 你百度一下會(huì)死啊?會(huì)死。 你谷歌一下行不行?不行。 用googl的鄙視用百度的。 鄙視鄙視鏈 “干活的”鄙視“做作的”，鄙視別人本身就是一種做作。 工程師一般同武林高手一樣，越是水平高，越是信奉天外有天、人外有人，越是以專(zhuān)家、大咖自詡的越容易遭到鄙視。 |
