|
1.原理圖常見錯誤: (1)ERC報告管腳沒有接入信號: a. 創建封裝時給管腳定義了I/O屬性; b.創建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上; c. 創建元件時pin方向反向,必須非pin name端連線. (2)元件跑到圖紙界外:沒有在元件庫圖表紙中心創建元件. (3)創建的工程文件網絡表只能部分調入pcb:生成netlist時沒有選擇為global. (4)當使用自己創建的多部分組成的元件時,千萬不要使用annotate. 2.PCB中常見錯誤: (1)網絡載入時報告NODE沒有找到: a. 原理圖中的元件使用了pcb庫中沒有的封裝; b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝; c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝.如三極管:sch中pin number 為e,b,c, 而pcb中為1,2,3. (2)打印時總是不能打印到一頁紙上: a. 創建pcb庫時沒有在原點; b. 多次移動和旋轉了元件,pcb板界外有隱藏的字符.選擇顯示所有隱藏的字符, 縮小 pcb, 然后移動字符到邊界內. (3)DRC報告網絡被分成幾個部分: 表示這個網絡沒有連通,看報告文件,使用選擇CONNECTED COPPER查找. 另外提醒朋友盡量使用WIN2000, 減少藍屏的機會;多幾次導出文件,做成新的DDB文件, 減少文件尺寸和PROTEL僵死的機會.如果作較復雜得設計,盡量不要使用自動布線. 在PCB設計中,布線是完成產品設計的重要步驟,可以說前面的準備工作都是為它而做的, 在整個PCB中,以布線的設計過程限定最高,技巧最細、工作量最大.PCB布線有單面布 線、 雙面布線及多層布線.布線的方式也有兩種:自動布線及交互式布線,在自動布線之 前, 可以用交互式預先對要求比較嚴格的線進行布線,輸入端與輸出端的邊線應避免相鄰 平行, 以免產生反射干擾.必要時應加地線隔離,兩相鄰層的布線要互相垂直,平行容易 產生寄生耦合. 自動布線的布通率,依賴于良好的布局,布線規則可以預先設定, 包括走線的彎曲次數、 導通孔的數目、步進的數目等.一般先進行探索式布經線,快速地把短線連通, 然后進行 迷宮式布線,先把要布的連線進行全局的布線路徑優化,它可以根據需要斷開已布的線. 并試著重新再布線,以改進總體效果. 對目前高密度的PCB設計已感覺到貫通孔不太適應了, 它浪費了許多寶貴的布線通道,為解 決這一矛盾,出現了盲孔和埋孔技術,它不僅完成了導通孔的作用, 還省出許多布線通道 使布線過程完成得更加方便,更加流暢,更為完善,PCB 板的設計過程是一個復雜而又簡單 的過程,要想很好地掌握它,還需廣大電子工程設計人員去自已體會, 才能得到其中的真 諦. 詳情可見www.sz-jlc.com/s |
