|
DesignWare 56G Ethernet PHY滿足下一代葉脊網絡架構傳輸和性能要求 新思科技（Synopsys, Inc.）宣布，推出最新DesignWare 56G Ethernet PHY IP，支持新興400千兆/秒 (Gbps) 超大規模數據中心片上系統 (SoC)。先進的56G Ethernet PHY架構結合新思科技經硅驗證的數據轉換器，以及可配置發射器和基于數字信號處理器 (DSP) 的接收器，為目標應用實現最佳功效比。為滿足葉脊架構帶寬要求，PHY支持10G到400G Ethernet單鏈路和聚合鏈路速率，同時滿足PAM-4和NRZ信號標準。此外，PHY性能超過了OIF和IEEE芯片到芯片、背板和銅/光纜接口標準性能要求。新思科技56G Ethernet PHY、數字控制器、驗證IP與源代碼測試套件相結合，為設計師開發網絡數據中心系統提供完整的Ethernet IP解決方案。 
56G Ethernet PHY 眼圖 為提高時序恢復和防時鐘抖動性能，56G Ethernet PHY接收器采用多回路時鐘數據恢復電路以及全功能DSP。獨特的PAM-4發射器架構支持精確前饋均衡，滿足信道性能要求。56G Ethernet PHY可擴展架構為需要112G連接的下一代800G Ethernet應用奠定了基礎。 新思科技解決方案集團產品市場副總裁John Koeter表示：“數據中心所需帶寬不斷提高增加了網絡基礎設施的工作負荷。新思科技DesignWare 56G Ethernet IP使設計師能夠滿足400G超大規模數據中心SoC高性能Ethernet連接要求，同時降低風險。“ 供貨情況及其他信息資源 采用16nm和7nm FinFET 工藝技術的 DesignWare 56G Ethernet PHY 硅設計套件將分別于2018年第3季度和2018年第4季度上市。 欲了解更多信息，請訪問DesignWare 56G Ethernet PHY IP、DesignWare Ethernet IP Solutions和VC Verification IP for Ethernet網頁。 |
