Mechanical 機械層:定義整個PCB板的外觀,即整個PCB板的外形結構。 Keepoutlayer 禁止布線層:定義在布電氣特性的銅一側的邊界。也就是說先定義了禁止布線層后,在以后的布過程中,所布的具有電氣特性的線不可以超出禁止布線層的邊界。 Topoverlay 頂層絲印層 & Bottomoverlay 底層絲印層:定義頂層和底的絲印字符,就是一般在PCB板上看到的元件編號和一些字符。 Toppaste 頂層焊盤層 & Bottompaste 底層焊盤層:指我們可以看到的露在外面的銅鉑。 Topsolder 頂層阻焊層 & Bottomsolder 底層阻焊層:與toppaste和bottompaste兩層相反,是要蓋綠油的層。 Drillguide 過孔引導層: Drilldrawing 過孔鉆孔層: Multiplayer 多層:指PCB板的所有層。 2、如何用powerPCB設定4層板的層? 可以將層定義設為 1:no plane+ component(top route) 2:cam plane或split/mixed (GND) 3:cam plane或split/mixed (power) 4:no plane+component(如果單面放元件可以定義為no plane+route) 注意: cam plane生成電源和地層是負片,并且不能在該層走線,而split/mixed生成的是正片,而且該層可以作為電源或地,也可以在該層走線(部推薦在電源層和地層走線,因為這樣會破壞該層的完整性, 可能造成EMI的問題) 。將電源網絡(如3.3V,5V等)在2層的assign中由左邊列表添加到右邊列表,這樣就完成了層定義 3、“進行信號完整性分析,制定相應的布線規則,并根據這些規則來進行布線”,此句如何理解? 前仿真分析,可以得到一系列實現信號完整性的布局、布線策略。通常這些策略會轉化成一些物理規則,約束PCB的布局和布線。通常的規則有拓撲規則,長度規則,阻抗規則,并行間距和并行長度規則等等。PCB工具可以在這些約束下,完成布線。當然,完成的效果如何,還需要經過后仿真驗證才知道。 4、假設一片4層板,中間兩層是VCC和GND,走線從top到bottom,從BOTTOM SIDE流到TOP SIDE的回流路徑是經這個信號的VIA還是POWER? 過孔上信號的回流路徑現在還沒有一個明確的說法,一般認為回流信號會從周圍最近的接地或接電源的過孔處回流。一般EDA工具在仿真時都把過孔當作一個固定集總參數的RLC網絡處理,事實上是取一個最壞情況的估計。 5、用PROTEL繪制原理圖,制板時產生的網絡表始終有錯,無法自動產生PCB板,原因是什么? 可以根據原理圖對生成的網絡表進行手工編輯, 檢查通過后即可自動布線。用制板軟件自動布局和布線的板面都不十分理想。網絡表錯誤可能是沒有指定原理圖中元件封裝;也可能是布電路板的庫中沒有包含指定原理圖中全部元件封裝。如果是單面板就不要用自動布線,雙面板就可以用自動布線。也可以對電源和重要的信號線手動,其他的自動。 6、怎樣選擇PCB的軟件? 選擇PCB的軟件,根據自己的需求。市面提供的高級軟件很多,關鍵看看是否適合您設計能力,設計規模和設計約束的要求。刀快了好上手,太快會傷手。找個EDA廠商,請過去做個產品介紹,大家坐下來聊聊,不管買不買,都會有收獲。 7、在PROTEL中如何畫綁定IC? 具體講,在PCB中使用機械層畫邦定圖,IC襯底襯根據IC SPEC.決定接vccgndfloat,用機械層print bonding drawing即可。 8、關于碎銅、浮銅的概念該怎么理解呢? 從PCB加工角度,一般將面積小于某個單位面積的銅箔叫碎銅,這些太小面積的銅箔會在加工時,由于蝕刻誤差導致問題。從電氣角度來講,將沒有合任何直流網絡連結的銅箔叫浮銅,浮銅會由于周圍信號影響,產生天線效應。浮銅可能會是碎銅,也可能是大面積的銅箔。 9、近端串擾和遠端串擾與信號的頻率和信號的上升時間是否有關系?是否會隨著它們變化而變化?如果有關系,能否有公式說明它們之間的關系? 應該說侵害網絡對受害網絡造成的串擾與信號變化沿有關,變化越快,引起的串擾越大,(V=L*di/dt)。串擾對受害網絡上數字信號的判決影響則與信號頻率有關,頻率越快,影響越大。 10、PCB與PCB的連接,通常靠接插鍍金或銀的“手指”實現,如果“手指”與插座間接觸不良怎么辦? 如果是清潔問題,可用專用的電器觸點清潔劑清洗,或用寫字用的橡皮擦清潔PCB。還要考慮1、金手指是否太薄,焊盤是否和插座不吻合;2、插座是否進了松香水或雜質;3、插座的質量是否可靠。 以上即是PCB設計中十個精華回答,希望在PCB設計中有幫助,下期預告:“PCB設計深度解答,老板要給你漲工資啦!”,更多行業及PCB設計、Allegro培訓信息可查閱快點PCB學院訂閱號:eqpcb_cp。
|