|
于博士信號完整性《信號完整性——系統設計方法及案例分析》高級研修班開課時間：2018年1月19~20日（周五周六兩天） 開課地址：上海市 報名網址：http://www.sig007.cn 【課程簡介】 信號完整性是內嵌于PCB設計中的一項必備內容，無論高速板還是低速板或多或少都會涉及信號完整性問題。仿真或者guideline的確可以解決部分問題，但無法覆蓋全部風險點，對高危風險點失去控制經常導致設計失敗，保證設計成功需要系統化的設計方法。許多工程師對信號完整性知識有所了解，但干活時卻無處著手。把信號完整性設計落到實處，也需要清晰的思路和一套可操作的方法。系統化設計方法是于爭博士多年工程設計中摸索總結出來的一套穩健高效的方法，讓設計有章可循，快速提升工程師的設計能力。 本課程詳細介紹了信號完整性（SI）和電源完整性（PI）知識體系中重要的知識點，以及經常導致設計失敗的隱藏的風險點。圍繞這些知識點，通過一個個案例逐步展開系統化設計方法的理念、思路和具體操作方法。最后通過一個完整的案例全面展示對整個單板進行系統化信號完整性設計的執行步驟和操作方法。 【課程收益】 讓設計有章可循！學完本課程，能理清設計思路，掌握一套可操作的設計方法，以及必備的知識點，把信號完整性設計真正落到實處。 【課程對象】 從事硬件開發部門主管、硬件項目負責人、SI工程師、硬件開發工程師、PCB設計工程師、測試工程師、系統工程師、質量管理人員等。 【課程大綱】 1、信號完整性問題及解決方法 本部分闡述信號完整性問題的產生原因，影響信號完整性的各種因素，以及各因素之間的互相作用，辨識潛在風險點。信號完整性設計中5類典型問題的處理方法辨析。初步認識系統化設計方法。通過本部分學習，對信號完整性問題形成宏觀上的認識。 2、信號傳播、返回電流、參考平面 合理選擇參考平面、控制耦合、規劃控制返回電流，是信號完整性設計的一項最基本但非常重要能力。信號傳播方式是理解各種信號完整性現象的基礎，沒有這個基礎一切無從談起。返回電流是很多問題的來源。參考平面是安排布線層、制定層疊結構的依據。耦合問題導致PCB設計中可能產生很多隱藏的雷區。本部分用直觀的方式詳細講解這些內容。通過案例展示如果處理不當可能產生的問題，以及如何在系統化設計方法中應用這些知識。 3、串擾、地彈、其他耦合干擾 本部分詳細講解形形色色的串擾現象，深化理解耦合產生的問題，以及需要特別注意的關鍵點。串擾地彈等對信號的影響。解決問題經常采用的手段和技巧。工程上如何進行控制。通過本部分學習，可以從耦合角度深入理解PCB這一立體的多導體結構內部。清晰的了解哪些地方需要控制以及如何控制。通過案例分析進一步理解系統化設計方法。 4、反射、拓撲、端接與工程設計 本部分首先通過幾個案例展示反射可能引起的問題或故障。然后詳細講解解決這些問題所需的與反射有關的知識點。最后以這些知識為支撐，詳細講解處理這些問題的思路、方法，以及怎樣分析問題。通過本部分學習可以掌握反射拓撲端接等基礎知識，如何運用這些知識解決工程問題，形成清晰的思路。通過案例分析進一步理解系統化設計方法。 5、差分互連 本部分講解差分設計必備的基礎知識，差分設計應注意的問題。最后通過一個差分對設計的案例進一步認識系統化設計思想以及設計方法。 6、電源系統設計 本部分講解電源如何影響信號以及信號如何影響電源、目標阻抗設計方法、電容網絡配制方法、電源設計中的層疊問題、磁珠濾波Layout注意事項。 7、完整的項目案例 本部分通過一個完整的項目案例，詳細闡述系統化設計方法在項目中是如何操作執行的。通過Step by step的方式逐步展開，完整展示系統化設計方法的操作步驟。 【講師介紹】 于爭博士 著名實戰型信號完整性設計專家 北京中鼎暢訊科技有限公司總經理，高速PCB設計團隊負責人。擁有《信號完整性揭秘--于博士SI設計手記》等多本學術及工程技術專著。錄制的60集《Cadence SPB15.7 快速入門視頻教程》深受硬件工程師歡迎。 16年精研信號完整性，長期從事高速PCB信號完整性設計工作，幫助企業解決高速電路設計難題、故障整改等。采用系統化的信號完整性設計方法，高速PCB一板成功已常態化。多年來設計的電路板達到28層，信號速率超過12Gbps，單電壓軌道電流達到70安培，微弱信號達到幾個毫伏。設計的電路板類型包括：高速數字板卡、高難度數�；旌习�，大型高速背板、測試夾具等等，在多個大型項目中對技術方案和技術手段進行把關決策，在高速電路信號完整性設計方面積累了豐富的經驗。 2010年至今，主講百余場信號完整性設計、信號完整性仿真等課程。曾為GE醫療，HP研發，國機集團，青島四方車輛，偉世通，創維，海信、上海先鋒商泰、信利半導體，海蘭信等多家企業及科研院所提供信號完整性設計及技術培訓服務。高速PCB故障定位及整改方案設計已成為常態化的項目。業務領域覆蓋通信、醫療、航空航天、汽車電子、雷達、導航、消費電子、鐵路、船舶、工控等等多個行業。 于爭博士創辦的北京中鼎暢訊科技有限公司是一家專注信號完整性設計的科研及技術服務類專才型企業，因為“專”所以“精”。為企業解決高速電路設計中的難題，解決別人解決不了的問題。中鼎暢訊提供的服務涵蓋信號完整性設計、高速PCB故障整改、信號完整性仿真、電源完整性仿真、信號完整性培訓等多個方面，滿足客戶的多方面多層次需求。 【課程費用】 費 用： 3500元/人（含講師費、全套資料、兩天午餐費、茶點費、證書費） 付款方式：轉賬 以上如有疑問，敬請聯系。 聯 系 人： 向欣 聯系郵箱：xiangxin@sig007.cn 電 話：010-52322602 傳 真：010-52322602 手 機：18707194571 報名可咨詢于博士信號完整性網站預約報名，或者直接郵件告知姓名、電話、公司及相關信息。 |
