|
10多年來(lái)，模數(shù)轉(zhuǎn)換器(ADC)作為產(chǎn)業(yè)發(fā)展助力劑已在工業(yè)過(guò)程控制、醫(yī)療儀器、通信系統(tǒng)和雷達(dá)等產(chǎn)品中得到廣泛應(yīng)用。其參數(shù)性能的不斷提高使得這些‘藍(lán)領(lǐng)’器件能緊跟上最新技術(shù)要求。 2007年2月份在舊金山舉辦的國(guó)際固態(tài)電路會(huì)議(ISSCC)展示了ADC的豐收成果。有關(guān)Nyquist Track的大量論文重新定義了這方面的技術(shù)發(fā)展水平，其中有兩個(gè)已進(jìn)入新的領(lǐng)域。另外也不要忘記來(lái)自一般懷疑者的最新論點(diǎn)。 1 ICY ADC 來(lái)自IMEC和KU Leuven的論文“A Cryogenic ADC Operating Down to 4.2K”介紹了一種連續(xù)逼近寄存器(SAR)ADC。該ADC可用于溫度低至4.2K的應(yīng)用場(chǎng)合，在這種溫度下晶體管的工作狀態(tài)有別于我們大多數(shù)人常見(jiàn)的狀態(tài)。該芯片是用傳統(tǒng)0.7mm CMOS技術(shù)實(shí)現(xiàn)的8位SAR。它的采樣率為3kHz，工作電壓為5V，在300pF負(fù)載電容下消耗350mW功率。 “用于X射線(xiàn)和遠(yuǎn)紅外成像的低溫檢測(cè)器以及用于空間探索和粒子實(shí)驗(yàn)的光譜學(xué)都要求附近電子器件也要冷卻到超低溫度。”該論文指出，“低溫ADC可提高冷熱電子器件之間的信號(hào)完整性。” 低溫工作時(shí)會(huì)產(chǎn)生一種被稱(chēng)為“載流凍結(jié)”的現(xiàn)象。低于77K溫度下的CMOS性能要好于正常溫度，這時(shí)的問(wèn)題包括I-V傳輸特性中的磁滯異常，包括反向跨導(dǎo)區(qū)(圖1)。 作者采用類(lèi)似經(jīng)驗(yàn)主義的設(shè)計(jì)方法創(chuàng)建了在正常環(huán)境溫度和4.2K之間能正常工作的CMOS ADC。他們使用從低溫晶體管測(cè)試中抽取的參數(shù)并用Spice仿真ADC的低溫特性。他們的芯片由“一個(gè)電容性DAC(數(shù)模轉(zhuǎn)換器)、一個(gè)電荷轉(zhuǎn)移預(yù)放(CTA)、一個(gè)閉鎖比較器和一個(gè)外部設(shè)置表SAR”組成(圖2)。 據(jù)作者介紹，“當(dāng)把ADC從正常環(huán)境溫度冷卻到4.2K時(shí)，沒(méi)有觀察到由于低溫引起的不穩(wěn)定性或磁滯現(xiàn)象，而INL(積分非線(xiàn)性誤差)從0.5增加到了20.8 LSB(最低有效位)，DNL(差分非線(xiàn)性誤差)從0.4增加到了1.1 LSB。” 在“A 50GS/s Distributed T/H Amplifier in 0.18 mm SiGe BiCMOS”一文中，來(lái)自阿爾卡特-朗訊的作者介紹了一種基于分布式拓?fù)浣Y(jié)構(gòu)、50G樣點(diǎn)/秒的分布式跟蹤-保持型放大器(DTHA)。面臨高比特率光纖收發(fā)器和毫米波無(wú)線(xiàn)設(shè)備中越來(lái)越高的采樣速率壓力，他們采用分布式微帶線(xiàn)開(kāi)發(fā)了三級(jí)DTHA來(lái)增加帶寬。該放大器的無(wú)寄生動(dòng)態(tài)范圍(SFDR)要好于40dB。 “DTHA有一個(gè)集總輸入緩沖器，該緩沖器由一個(gè)發(fā)射極退化差分放大器及隨后的一對(duì)發(fā)射極跟隨器組成。輸入端有一個(gè)50V片上電阻提供良好的輸入匹配。輸入緩沖器提供一致的增益和非常低的輸出阻抗，可驅(qū)動(dòng)分布式開(kāi)關(guān)型發(fā)射極跟隨器和輸出緩沖器(SEFOB)電路。”論文指出。 “為了避免輸入緩沖器輸出和分布式SEFOB輸入線(xiàn)的端點(diǎn)之間產(chǎn)生多次反射，差分放大器帶有50V的負(fù)載電阻，它近似匹配分布式SEFOB級(jí)電路的對(duì)等阻抗。所有構(gòu)建模塊都采用有源電流源來(lái)增強(qiáng)低頻時(shí)的CMRR(共模抑制比)，并提供更靈活的電流調(diào)制方法。”論文中寫(xiě)道。 “分布式SEFOB電路由三個(gè)相同的SEF和通過(guò)平衡微帶傳輸線(xiàn)連接的輸出緩沖器組成。”論文還寫(xiě)道，“時(shí)鐘分配是解決采樣抖動(dòng)的最重要因素...[A]采用共發(fā)共基放大器架構(gòu)來(lái)降低輸出的電容負(fù)載，并減少由于Miller電容引起的帶寬損失...分布式輸出電路產(chǎn)生順序性‘跟蹤’和‘保持’控制信號(hào)并提供給SEFOB單元。” 2 Delta-Sigma的絕技 在ISSCC的delta-sigma報(bào)告會(huì)期間，ADC設(shè)計(jì)師透露了在動(dòng)態(tài)范圍和功耗方面取得的進(jìn)步。例如，恩智浦公司提交的“A 56mW CT Quadrature Cascaded SD Modulator with 77dB DR (dynamic range) in a Near Zero-IF 20MHz Band”一文就介紹了一種帶連續(xù)(CT)正交環(huán)路過(guò)濾器的級(jí)聯(lián)delta-sigma調(diào)制器(圖3)。 “這一量化誤差信號(hào)Qi+jQq再饋給由環(huán)路濾波器QLF2、模數(shù)轉(zhuǎn)換器ADC2i和ADC2q以及數(shù)模轉(zhuǎn)換器DAC3i和DAC3q組成的第二級(jí)級(jí)聯(lián)電路。兩級(jí)電路的數(shù)字輸出都包含了量化誤差Qi+jQq，但轉(zhuǎn)移函數(shù)不同。因此，第二級(jí)輸出要饋給一個(gè)數(shù)字正交噪聲取消濾波器(QNCF)以便匹配這兩個(gè)轉(zhuǎn)移函數(shù)。” “從第一級(jí)數(shù)字輸出的延遲值中減去QNCF輸出就可抵消Qi+jQq。結(jié)果信號(hào)Yi+jYq在有用頻段內(nèi)的量化噪聲就非常小。最后，正交抽取濾波器(QDF)還會(huì)濾除帶外的量化噪聲。”論文總結(jié)道。 再看看其它架構(gòu)。“A 10b 160MS/s 84mW 1V Subranging ADC in 90nm CMOS”一文的觀點(diǎn)是，子區(qū)型(subranging)ADC非常適合混合信號(hào)ASIC。加利福尼亞大學(xué)洛杉磯分校(UCLA)的Huber等人編寫(xiě)的這篇論文介紹了一款帶完整THA的10位、160兆樣點(diǎn)/秒的子區(qū)型ADC(5位粗ADC、6位精確ADC，帶相關(guān)的預(yù)放和比較器)。 原型功耗在1V時(shí)為84mW，在整個(gè)奈奎斯特頻段上該器件可以獲得好于9.1的等效數(shù)字或位(ENOB)和75dB的無(wú)寄生動(dòng)態(tài)范圍(SFDR)，到200MHz時(shí)仍有8.5的ENOB和7dB的SFDR。在設(shè)計(jì)中粗ADC和精確ADC的取樣開(kāi)關(guān)用相位相反的時(shí)鐘驅(qū)動(dòng)，因此精確ADC延時(shí)增加了1/2個(gè)時(shí)鐘周期，從而使粗ADC有足夠的時(shí)間執(zhí)行它自己的量化。 來(lái)自UCLA的另外一個(gè)小組與臺(tái)灣的Realtek合作提交了“An 11b 800MS/s Time-Interleaved ADC with Digital Background Calibration”論文。這篇文章詳細(xì)介紹了一款針對(duì)雙絞線(xiàn)上提供10GBastT(IEEE 802.3an)應(yīng)用而設(shè)計(jì)的時(shí)間交叉采樣ADC。這種ADC必須有800兆樣點(diǎn)/秒的處理速度，帶寬有400MHz，ENOB大于9位。 采用90nm CMOS工藝完成的上述設(shè)計(jì)使用了4個(gè)取樣速率為200MHz的交織管線(xiàn)式子ADC、數(shù)字校正邏輯、參考電壓緩沖器和一個(gè)時(shí)鐘發(fā)生器。它在子ADC對(duì)之間還采用了運(yùn)放共享技術(shù)。每個(gè)子ADC由12個(gè)1.5位/級(jí)乘法DAC組成，可生成12位輸出，有兩個(gè)額外的位用于校正。 該器件的原型功耗約12mW。在采樣率為800MHz時(shí)，DNL和INL分別小于0.5和1.6LSB。校正后的信噪加失真率(SINAD)在15MHz和400MHz輸入時(shí)分別為58dB和54dB。 3 最新的通信芯片 凌力爾特公司的LTC2285是用于數(shù)字化高頻、寬動(dòng)態(tài)范圍信號(hào)的雙路、14位、125MS/s、低功耗的3V ADC。這款A(yù)DC主要設(shè)計(jì)用于WiMAX基站，它的高數(shù)據(jù)速率將達(dá)到目前標(biāo)準(zhǔn)62MS/s轉(zhuǎn)換器的兩倍。 LTC2285的交流性能參數(shù)包含奈奎斯特頻點(diǎn)處的72.2dB SNR和82dB SFDR。典型的直流參數(shù)包括61.5 LSB INL和60.6 LSB DNL。轉(zhuǎn)換噪聲是1.3 LSB(rms)。該芯片的工作電壓是3V，但獨(dú)立的輸出電壓允許輸出驅(qū)動(dòng)0.5到3.6V的邏輯電路。目前該芯片已有樣品供應(yīng)，批量生產(chǎn)將在9月份開(kāi)始。起價(jià)為73.5美元。 用于類(lèi)似應(yīng)用的AD9640是模擬器件公司(ADI)推出的雙路、14位、采樣速度超過(guò)135MS/s的ADC。該器件在中頻為70MHz時(shí)的SNR是72.7dBFS，SFDR是85dBc。中頻最高可達(dá)450MHz。為了簡(jiǎn)化時(shí)鐘和減少抖動(dòng)，AD9640內(nèi)置有自己的時(shí)鐘分頻器，因此可以在基站DAC使用的同一時(shí)鐘下工作。 為了簡(jiǎn)化自動(dòng)增益控制(AGC)，芯片專(zhuān)門(mén)包含了兩塊電路。一塊電路用于監(jiān)視輸入的復(fù)合信號(hào)功率，并產(chǎn)生緩慢響應(yīng)的增益加/減信號(hào)。另一塊電路工作于快速檢測(cè)(FD)模式，可以在最少兩個(gè)時(shí)鐘周期內(nèi)檢測(cè)出輸入的超范圍狀態(tài)，并立即降低增益以避免過(guò)度驅(qū)動(dòng)模擬前端。 AD9640具有12和14位分辨率，采樣速率有80、105、125和150MS/s四種。14位版本的成本在37.5到87.5美元之間。 2006年年底時(shí)，TI公司發(fā)布了一款12位、500MS/s的管線(xiàn)型ADC產(chǎn)品，型號(hào)為ADS5463。在全速轉(zhuǎn)換條件下其SNR可達(dá)64.5 dBFS，輸入頻率可達(dá)500MHz。ADS5463可提供84dBc的SFDR，10.5的ENOB，功耗為2.25W，起價(jià)為125美元。 2007年1月份，TI還推出了ADS5547和ADS5527。這兩個(gè)分別為14位和12位、210MS/s的ADC現(xiàn)在是引腳兼容、高速ADS55xx系列中性能最好的產(chǎn)品。在70MHz的輸入頻率下，它們能提供高達(dá)73.3dBFS的SNR和85dBc的SFDR。 這兩款A(yù)DC有一個(gè)特殊功能，即在低壓差分信號(hào)(LVDS)和CMOS輸出模式下，輸出時(shí)鐘可以在默認(rèn)位置左右移動(dòng)。這可以通過(guò)一個(gè)封裝引腳或通過(guò)串口實(shí)現(xiàn)。移動(dòng)時(shí)鐘可實(shí)現(xiàn)建立和保持時(shí)間之間的調(diào)節(jié)。還可以調(diào)整輸出時(shí)鐘邊沿與數(shù)據(jù)轉(zhuǎn)換的關(guān)系。ADS5547的起價(jià)是82.5美元。 有關(guān)ADS5547的最引人注目的事之一是在產(chǎn)品手冊(cè)中使用顏色顯示性能曲線(xiàn)(圖4)。在曲線(xiàn)圖中的備注說(shuō)明指出：“所有圖的條件都是25C，AVDD=DRVDD=3.3V，采樣頻率=210MSPS，正弦波輸入時(shí)鐘，1.5 VPP差分\時(shí)鐘幅度，50%的時(shí)鐘占空比，21 dBFS差分模擬輸入，內(nèi)部參考模式，0dB增益，DDR LVDS數(shù)據(jù)輸出(除非另外說(shuō)明)。” 國(guó)家半導(dǎo)體公司(NS)也發(fā)布了有16位器件成員的管線(xiàn)ADC系列產(chǎn)品，其中性能最好的是帶串行LVDS輸出的14位、雙路105MS/s芯片。典型的性能參數(shù)包括240MHz輸入時(shí)72dB的SNR和83dB的SFDR。該系列產(chǎn)品由單路和雙路、12位和14位、采樣速率從65到105MS/s的轉(zhuǎn)換器組成。最頂級(jí)的ADC14DS105起價(jià)為82.35美元。 在高端采樣率方面，NS推出了8位、超高速ADC系列產(chǎn)品。這些產(chǎn)品基于其現(xiàn)有的折疊/內(nèi)插式架構(gòu)，可提供6GS/s的數(shù)據(jù)捕獲速率，功耗為3.6W。它們采用一對(duì)3GS/s ADC0-83000 ADC交織的技術(shù)，無(wú)需額外的時(shí)鐘調(diào)整電路。ADC08300的滿(mǎn)功率輸入帶寬為3GHz。 NS公司還采用相同的架構(gòu)開(kāi)發(fā)了ADC0B83000器件。該器件整合了上述“不帶B”版本器件的3GS/s采樣率和一個(gè)可編程的4kB緩存，主要用于雷達(dá)和光信號(hào)檢測(cè)以及距離修正(激光雷達(dá))等應(yīng)用場(chǎng)合。在這些應(yīng)用場(chǎng)合，數(shù)據(jù)都是突發(fā)式捕獲，并以較低的數(shù)據(jù)速率傳送。 不帶緩存的基本ADC083000具有3GHz的全功率帶寬。因此它即使在第二奈奎斯特頻段中也能采樣寬帶信號(hào)。通過(guò)調(diào)整片上的采樣時(shí)鐘相位，設(shè)計(jì)師無(wú)需外部時(shí)鐘調(diào)整電路就可以在板上交織多個(gè)ADC。ADC083000可針對(duì)簡(jiǎn)單的數(shù)據(jù)捕獲提供標(biāo)準(zhǔn)的1:4復(fù)分接輸出，或針對(duì)精減的引腳數(shù)量提供新的1:2輸出模式。它還能在輸出端提供測(cè)試圖案用于系統(tǒng)設(shè)計(jì)和測(cè)試。 當(dāng)以3GS/s采樣750MHz輸入信號(hào)時(shí)，ADC083000通常能達(dá)到7.0的ENOB、44dB的SNR和54dB的SFDR。帶緩存的ADC08B3000在采樣后可將數(shù)據(jù)存儲(chǔ)在4kB的FIFO中。一條或兩條8位CMOS輸出總線(xiàn)再以較低的速率將FIFO中的數(shù)據(jù)傳送到ADC外部的處理器。最高速度是400MB/s。ADC083000在1000片批量時(shí)的價(jià)格為523美元。 |
