FPGA優缺點、Verilog HDL與VHDL的優缺點

發布時間：2011-1-10 16:35 發布者：李寬

關鍵詞： FPGA , HDL , verilog , VHDL

Verilog HDL
優點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優勢。
缺點：很多錯誤在編譯的時候不能被發現。

VHDL
優點：語法嚴謹，層次結構清晰。
缺點：熟悉時間長，不夠靈活。

FPGA優點：
設計周期短，靈活。
適合用于小批量系統，提高系統的可靠性和集成度。

FPGA前景：
1 擁有DSP
2 集成大量硬核、軟核�？梢詰糜诙喾N場合。
3 片上系統

設計難點：
1 不同時鐘域轉換
2 高速電路設計，信號完整性
3 降低功耗

隨著現代芯片工藝的改進，FPGA的等效系統門達到到幾百萬門，而且工作頻率也隨之提高。FPGA也就大量的在電子產品中出現。在通信行業，傳輸網，醫療儀器，各種電子儀器，安防監控，電力系統，汽車電子，消費類電子中都大面積的使用。隨產品研發周期的逐步縮短，定制型產品的開發使FPGA在后面的應用面越來越廣。例如在2G通信，3G通信，以后的4G通信，wimax等等通信類的設備中它與DSP，MPU一起大量出現在其中。尤其是通信的數字化，軟件無線電等概念涌現到電子行業的各個領域，芯片設計的工藝的改進，45nm工藝的出現，使得FPGA成為必不可少的流行的實惠的器件。

FPGA 最大的特點就是靈活，實現你想實現的任何數字電路，可以定制各種電路。減少受制于專用芯片的束縛。真正為自己的產品量身定做。在設計的過程中可以靈活的更改設計。而且它強大的邏輯資源和寄存器資源可以讓你輕松的去發揮設計理念，其并行執行，硬件實現的方式可以應對設計中大量的高速電子線路設計需求。 FPGA比DSP擁有更快的速度，可以實現非常復雜的高速邏輯，FPGA比ASIC（專用芯片）有更短的設計周期和靈活性，免去昂貴的開版費用，而且可以隨時裁減，增加你想要的功能達到規避設計風險，回避芯片廠商的限制。另外知識產權的概念不斷涌現，仿制別人抄襲，FPGA完全讓設計的智慧得以保護。讓公司的利益在較長時間內得到保證。隨FPGA芯片供應商的重視和第三方公司的重視，現在有非常現成的IP核被提供，進一步縮短設計周期縮短，減小開發成本�，F在很多免費的軟IP核和硬 IP核的出現更是壓縮了成本。

在目前的電子行業中真正懂得FPGA設計的工程師是非常緊缺的，很多公司要找到合適的FPGA工程師還是要費一番周折。那么FPGA設計的難點在什么地方呢？FPGA設計的第一條就是要設計者做到：你雖然寫的是軟件，但是你是地地道道的硬件工程師！很多工程師都在用軟件的思想在做，忽略了硬件本身。所以第一難點就是缺乏硬件思想的軟件設計者。第二難點就是對時序電路概念不清晰，很多時候都知道程序運行中的實際時序問題。第三個難點就是對多時鐘域的處理。第四個難點就是不清楚自己所應用的FPGA芯片的內部結構。第五個難點對開發軟件沒有真正吃透，只是簡單的應用，常常忽略了其中很中的一些屬性設置和各個設計階段的報告。第六個難點缺乏對FPGA周邊硬件和所在系統的認識，使設計很被動。第七個難點程序設計沒有問題，仿真也沒有問題，綜合也沒有問題，但是最后不一定布線通過，布線通過時序不合格，即使合格在不同環境下出現不穩定狀態。

在當前的FPGA器件提供商中XILINX和ALTEAR這兩家公司是份額最大的供應商，估計占90%以上。這兩家都有強大的技術支持，芯片的穩定性和產品系列都特別的多。涵蓋了高中低幾個設計層次。如果要追求高可靠比如軍工，航天，強電磁干擾等條件下的設計可以考慮ACTEL公司的 FPGA，不過價格很貴。如果想一味的追求成本可以考慮LATTIC公司的FPGA，就是穩定性和相同條件下的布線成功率較差。

在開發語言方面 VHDL和VORILOG是現在最流行的，其他還有ABEL，SYSTEM C這樣的語言，不過用的較少。VHDL就是語法嚴格，顯呆板，但是一旦語法檢查通過，程序上出錯的機會就比較小。VORILOG很靈活，類似C，比較容易上手，語法檢查通過，程序也不一定正確。其實語言不重要，重要的是設計思想。只有這個兩個語言中任意掌握一種就可以進行設計了。

本文地址：http://m.qingdxww.cn/thread-48722-1-1.html 【打印本頁】

本站部分文章為轉載或網友發布，目的在于傳遞和分享信息，并不代表本網贊同其觀點和對其真實性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問題，我們將根據著作權人的要求，第一時間更正或刪除。