|
與其它存儲器技術相比，DDRSDRAM具有出眾性能、很低的功耗以及更具競爭力的成本。可與以前的SDRAM技術相比，DDRx存儲器需要一個更復雜的電源管理新架構。本文探討了DDR電源管理架構的理想選擇。 一、 雙PWM控制器 現在市面上有各種DDR電源IC，如集成MOSFET的ML6553/4/5、適用于大功率系統的FAN5066和FAN5068、DDRx和先進配置及電源接口(ACPI)的組合等。 另一種器件FAN5236是專門為DDRx存儲器系統的一體化供電要求而設計的器件，這個單片IC集成了一個VDDQ開關控制器，一個VTT開關控制器和一個VREF線性緩沖器。 VDDQ開關可以輸出5~24V范圍內的任何電壓，但VTT的開關則不同，它由VDDQ電源供電，并與VDDQ開關同步動作。這兩個開關的輸出都可在0。9~5。5V范圍內變化。由于VDDQ總線信號線的驅動電壓為2。5V(DDR)或1。8V電壓(DDR2)，VTT的端接電壓為1。25V(DDR)或0。9V(DDR2)，所以在VTT和VDDQ之間存在一定程度的功率循環。將VTT與VDDQ分離，就可以將其間的功率循環以及由此產生的損耗降到最低。VTT開關在待機模式下也可以關閉。 二、 雙PWM控制器的應用 圖2中給出了一個連續電流為4A、峰值電流為6A的VDDQ典型應用，表中也列出了其材料清單。請注意，在圖2中，外部的矩形代表FAN5236雙脈寬調制器(PWM)，其中標有PWM1和PWM2的小矩形代表IC內部的兩個轉換開關。另外還需要注意的是，在表中FAN5236被稱為DDR控制器，元件名為U1。可以很容易地對這個電路進行修改，通過分壓器R5/R6，將VDDQ設置為1.8V，將VTT設置到0.9V，以適用DDR2應用。  設置輸出電壓FAN5236PWM控制器的內部基準電壓為0。9V，其輸出由分壓器分壓到VSEN腳(R5和R6)，因此輸出電壓為：0。9V/R6=(VDDQ×0。9V)/R5。 1、輸出電感的選擇實際的最小電感值是在某些最小負載情況下使電感電流正好保持在連續導通邊緣的那個電感值。標準做法是在標稱電流的15%~35%之間選擇一個比較小的電流。在輕負載情況下，控制器可以自動切換到滯后模式，以維持高效率。下面的等式有助于選擇合適的輸出濾波電感L1和L2： I=2×IMIN=VOUT/ESR 其中I為電感紋波電流，VOUT是允許的最大紋波電壓。 L=[(VIN－VOUT)/(FSW×I)]×(VOUT/VIN)這里FSW為開關頻率。 2、輸出電容選擇在一個開關電源中，輸出電容C6和C8有兩個主要作用。與電感配合，輸出電容對開關產生的脈沖序列進行濾波，為負載提供瞬態電流。對輸出電容的要求取決于ESR、電感紋波電流(DI)和允許的紋波電壓(DV)。輸入電容選擇輸出電容應該根據額定RMS電流來選擇。在DDR模式，VTT電源輸入由VDDQ輸出提供，這樣VDDQ轉換器負載電流就產生了輸入電容紋波電流，此RMS輸入電流為： IRMS=IOUT(MAX)√D-D2 其中，D為PWM1轉換器占空比，D＝VOUT/VIN。C9與C1并聯，用來過濾高頻源阻抗，一般在輸入端接一個小陶瓷電容器。 3、電源MOSFET選擇MOSFET的損耗是其開關(PSW)損耗和傳導(PCOND)損耗之和。在典型應用中，FAN5236轉換器輸出電壓低于輸入電壓，這樣在每個周期的大部分時間，低端MOSFET(Q2)在傳導全部負載電流，Q2的選擇應該使傳導損耗降到最小，因此應該選擇低RDS(導通狀態)MOSFET。 相反，高端MOSFET(Q1)的占空比要小得多，這就減小了傳導損耗的影響，但鑒于其占開關損耗的大部分，所以Q1選擇的首要標準應該是門電荷。 4、布線考慮如果沒有遵守電路布局的約束，即使在正常工作狀態，開關轉換器也會產生顯著的環路干擾和電磁干擾。在DC-DC轉換器中存在兩組關鍵的器件。以高速率處理大量電能的開關電源組件是噪聲的根源。負責提供偏壓和反饋功能的小功率元件對噪聲非常敏感，因此建議使用多層PCB。指定一個平面層為地層。指定另一個平面層為電源層，并將該層按照電壓大小分割成幾個小孤島。有關細節請參考FAN5236數據表。 三、本文小結 多年發展趨勢都是如此，即消費者將需要越來越大的存儲器來運行更大的軟件。在如英特爾公司服務器主板這樣的系統中已經設計了大容量的DDRx存儲器，有些系統的存儲容量達到16GB。要給這樣的系統供電，已降低功耗的第一代DDR功率仍無法滿足要求，因此必須轉向DDR2存儲器技術。 雖然目前剛到達DDR2生命周期的高峰，業界已經在為下一代存儲器技術DDR3而忙碌。盡管預計DDR3到2006年才會上市，三星等廠商已經推出了512MbDDR3DRAM芯片樣品，其速度提高到了1066Mbps，而電源電壓降到1。5V。 |
